

SE
354

REVILJA ZA ELEKTRONIKO, AVTOMATIKO, RAČUNALNIŠTVO IN TELEKOMUNIKACIJE


svet ELEKTRONIKE

ISSN 1318-4679



letnik XXXIII
september 2026
števila 354
cena:


5,50 €



**ASML, TSMC in imec približujejo
industrijsko zrele tranzistorje iz
2D-materialov**



**300-milimetrski
integracijski postopek**



Ura s kukavico

**Inovativna ura s kukavico
Enostaven občutljiv detektor kovin
za izdelavo doma**

**Spletni radio narejen z ESP32
Optimizacija krmiljenja motorja
za večjo energetsko učinkovitost**



**Odkrij praktične uporabe
Edge AI z Arduino UNO Q**



**LARCSet CW/SSB transiver
za 7 MHz**

3

Vaše zaupanje je naš cilj



DigiKey

we get technical

Od originalnih komponent z garancijo proizvajalca do več milijonov delov na zalogi, ki jih odpremimo še isti dan. Prepričani ste lahko, da bo podjetje DigiKey priskrbelo tisto, kar potrebujete – ko to potrebujete.

**Obiščite digikey.si danes ali
pokličite (+386)-1-888 9071**

DigiKey je franšizni distributer za vse dobaviteljske partnerje. Dnevno dodajamo nove izdelke. DigiKey in DigiKey Electronics sta registrirani blagovni znamki družbe DigiKey Electronics v ZDA in drugih državah. © 2026 DigiKey Electronics, 701 Brooks Ave. South, Thief River Falls, MN 56701, USA

ECIA MEMBER
Supporting The Authorized Channel

UVODNIK

- 4 Drage bralke in dragi bralci,
Jurij Mikeln

NOVICE

- 5 Podjetja ASML, TSMC in imec s prebojnim 300-milimetrskim integracijskim procesom približujejo industrijsko zrele tranzistorje iz 2D-materialov
<https://www.imec-int.com>
- 7 Podjetje onsemi predstavlja vertikalne GaN polprevodnike: preboj na področju umetne inteligence in elektrifikacije
<https://www.onsemi.com>
- 8 Svetovna novost: imec predstavlja napravo s kvantnimi pikami, izdelano s High NA EUV litografijo
<https://www.imec-int.com>

PREDSTAVLJAMO

- 10 Odkrij praktične uporabe Edge AI z Arduino UNO Q
<https://www.tme.eu>
- 11 Optimizacija krmiljenja motorja za večjo energetsko učinkovitost
Avtor: Pramit Nandy
<https://www.microchip.com>
- 16 Varnost električnih naprav (1. del)
Avtor: Izr. prof. dr. Marko Jankovec
<https://fe.uni-lj.si>
- 20 Uporabite visoko zmogljive ojačevalnike taktnih signalov za ohranjanje časovne integritete sistemov taktnih signalov
Avtor: Rolf Horn
<https://www.digikey.com>

PROGRAMIRANJE


- 24 Inovativna ura s kukavico
Avtor: mag. Vladimir Mitrović
- 31 Spletni radio narejen z ESP32
Avtor: educ8s.tv
<https://www.instructables.com>

SAMOGRADNJA

- 36 LARCSet CW/SSB transiver za 7 MHz: kako sem ga uspel sestaviti in testirati
Avtor: Boštjan Tovšak
- 42 Enostaven občutljiv detektor kovin za izdelavo doma
Avtor: Mirko Pavleski
<https://hackster.io>
- 45 Uvod v načrtovanje implementacije kompleksnih digitalnih sistemov na FPGA
Avtor: Klemen BravhaR

300-milimetrski integracijski postopek

Nov pristop k integraciji 300 mm za naprave na osnovi 2D-materialov omogoča izdelavo n- in p FET-ov v večjem obsegu s 50 nm razmakom med kontaktnimi polikristalnimi strukturami. Sredi junija 2026 je na simpoziju IEEE/JSAP o tehnologiji VLSI in vezjih imec, vodilni svetovni raziskovalni ...

Stran:5**Odkrij praktične uporabe Edge AI z Arduino UNO Q**


AI na robu se začne z resničnimi inženirskimi izzivi. Umetna inteligenca ne ostaja več tehnologija, rezervirana za podatkovne centre in zmogljive računalnike. Vse več aplikacij deluje neposredno na končnih napravah – bližje senzorjem, bližje strojem in bližje uporabniku. Arduino UNO Q je bil...

Stran10**Inovativna ura s kukavico**

V kakšnem tradicionalno opremljenem stanovanju ali hiši še vedno lahko vidite uro s kukavico, ki služi kot okras in spomin na minule čase. Ura deluje na uteži, njeno merjenje časa pa uravnava nihalo, kukavica pa pokuka iz skritvališča in zapoje, da naznani začetek vsake nove ure (slika 1). Obstajajo tudi posodobljene replike takšne ure...

Stran24**LARCSet CW/SSB transiver za 7 MHz**

V reviji Svet elektronike, št. 349, marec 2026, me je pritegnil članek o omenjenem QRP 7 MHz transiverju. Ker (še) nisem radioamater, me je pa ta hobi že od otroštva zanimal, sem naročil komplet in od tu dalje se je razburljiva pot sestavljanja pričela. TIV prihaja z že prispejkanimi SMD elementi. V priloženem kompletu so vsi dodatni...

Stran36

ASML, TSMC in imec približujejo industrijsko zrele tranzistorje iz 2D-materialov vir: Imec

Ura s kukavico, avtor Mag. Vladimir Mitrović



Jurij Mikeln

REVIJA ZA ELEKTRONIKO,
AVTOMATIKO,
RAČUNALNIŠTVO
IN TELEKOMUNIKACIJE

Ustanovljena leta 1994, izhaja mesečno, 11 števk letno, julij/avgust ena številka.

Glavni in odgovorni urednik:
JURIJ MIKELN, dipl.inž.
Tel.: 01 549 14 00
E-pošta: stik@svet-el.si

Tehnični urednik:
DTP studio AX d.o.o.
E-pošta: dtp@svet-el.si

Prodajni servis, naročnine:
E-pošta: prodaja04@svet-el.si

Marketing:
Tel: 01 549 14 00
E-pošta: stik@svet-el.si

Antivirusni program: PANDA security

Založnik in računalniški prelom:
AX ELEKTRONIKA d.o.o.
Depala vas 39, 1230 Domžale

Direktor:
JURIJ MIKELN, dipl.inž.

Tisk:
Tiskano v Sloveniji
Naklada do: 1.500 izvodov
ISSN 1318 4679

Spletna revija:
<https://svet-el.si>

Cena za posamezni izvod je 5,50 EUR, za letno naročnino priznavamo 25% popust za dijake in študente s potrdilom o šolanju, 20% popust ostalim fizičnim osebam ter 10% popust za podjetja. Za revijo Svet elektronike se plačuje in obračunava 5% DDV.

Uredništvo ne odgovarja za škodo, ki bi nastala zaradi nestrokovnega sestavljanja in uporabe naprav, ki so opisane v reviji, zaradi napak avtorjev ali napak v tisku. Uredništvo si pridržuje vse pravice do projektov, opisanih v reviji. Dovoljuje se izdelava naprav za lastno uporabo, prepoveduje pa se kakršnakoli reprodukcija projektov ali posameznih delov revije brez pisanega soglasja uredništva.

Drage bralke in dragi bralci,

upam, da ste si odpočili po vročem poletju. Marsikdo od vas je verjetno zašel tudi v gore in planine, kjer je bilo precej bolj prijetno, kot nekje ob morju, čeprav je tudi ob morju lepo. Jaz sem del svojega dopusta preživel v Kočevskem Rogu, ki je tako v »rogu«, da tam tudi signala za mobilni telefon ni. In tudi ni nobenih sosedov, ki bi že zjutraj kosili travo in zganjali hrup s svojimi napravami. Zbujalo me je zgolj ptičje petje. In ker sem malce amaterskega ornitologa, sem še napol v sanjah ugotavljal, kateri ptič me zbujala.

Iz neokrnjene narave se vrnimo v svet, ki ga doživljamo vsak dan. Seveda je področje elektronike tisto, ki nas v večini najbolj zanima. In dogaja se mnogo novega – res mnogo. Kot kaže, je umetna inteligenca (UI) resnično postala tisto zmogljivo orodje, ki bo spremenilo svet okoli nas – in to zelo hitro. Če je bil izum tranzistorja preboj povojne generacije, je UI preboj današnjega časa.

Ni pa samo UI tista, ki odpira nova poglavja na področju elektronike. Ko je potrebno biti inovativen, je človek še vedno bolj inovativen, kot pa UI. Tako so v podjetju onsemi naredili nov tranzistor, ki so ga poimenovali vertikalni GaN tranzistor. Z njim bodo dosegali večjo gostoto tranzistorjev na rezini.

Poleg zanimivih novic smo v tokratno številko dodali še nekaj zanimivih samogradenj, ki vas bodo zaposlile do oktobra, ko izide naslednja številka revije Svet elektronike.

V septembru pa vas vabimo, da se oglasite na našem razstavnem prostoru na sejmu MOS 2026 v Celju, kjer bomo tudi tokrat razstavljali. Kot običajno bomo najhitrejšim ponudili brezplačne vstopnice. Zakaj najhitrejšim? Zato, ker imamo omejeno število brezplačnih vstopnic, ki jih hitro razdelimo.



Lep pozdrav!
Jure

Jure

Električni pastir

Pašni aparat majhne in srednje moči. Za domače živali (psi, mačke) ali za večje živali (ovce, koze, konje) Možen dokup tudi različnih dodatkov

<https://svet-el.si>

Kode:
5ELU0056, 5ELU0059,...

Podjetja ASML, TSMC in imec s prebojnim 300-milimetrskim integracijskim procesom približujejo industrijsko zrele tranzistorje iz 2D-materialov


IMEC

Nov pristop k integraciji 300 mm za naprave na osnovi 2D-materialov omogoča izdelavo n- in p FET-ov v večjem obsegu s 50 nm razmakom med kontaktnimi polikristalnimi strukturami

Sredi junija 2026 je na simpoziju IEEE/JSAP o tehnologiji VLSI in vezjih imec, vodilni svetovni raziskovalni in inovacijski center na področju naprednih polprevodniških tehnologij, v sodelovanju s ponudnikom litografskih rešitev ASML in polprevodniško tovarno TSMC predstavil nov, zanesljiv in prilagodljiv 300-milimetrski integracijski postopek za n- in p-FET tranzistorje na osnovi 2D-materialov. Prvič je bilo mogoče predstaviti skalirane nFET-e (z uporabo MoS₂ kot materiala za kanal) in pFET-e (na osnovi WS₂ ali WSe₂) s 50-nm kontaktnim polipitchom (CPP) z dobrimi tokovno-napetostnimi lastnostmi. Ti rezultati

predstavljajo ključen korak v prehodu tranzistorjev na osnovi 2D-materialov iz laboratorija v proizvodnjo, ki so namenjeni za logične vezje z izjemno majhnimi dimenzijami ter za aplikacije v zaključni fazi proizvodnje in na zadnji strani rezin.

Dvodimenzionalni dikalkogenidi prehodnih kovin (TMD, kot so MoS₂, WS₂ in WSe₂) imajo potencial za razširitev in izboljšanje načrta tehnološkega razvoja logičnih vezij. Ko se ti materiali vgradijo kot atomsko tanki prevodni kanali, ki nadomeščajo silicij, omogočajo izdelavo visoko zmogljivih tranzistorjev





Slika 1 – (A) X-rez HAADF STEM za napravo WS₂ s CPP 50 nm, dolžino stika 19 nm in širino 256 nm po jedkanju povezovalne linije vrat. In (B) ustrezna analiza z energijsko disperzivno rentgensko spektroskopijo (EDS).

zmanjšanih dimenzij – kar je privlačno tako za logična vezja z izjemno majhnimi dimenzijami kot tudi za aplikacije na koncu proizvodne linije in na zadnji strani rezin. To obljubo dolgujejo svojemu dobremu nadzoru elektrostatičnega kanala ob ohranjanju sprejemljive mobilnosti nosilcev, celo pri izjemno zmanjšanih dolžinah vrat in kanala. Vendar je pot do uvedbe v industrijo doslej oviralo pomanjkanje 300-milimetrskega integracijskega postopka, ki bi omogočal proizvodnjo n- in p-FET-ov na osnovi TMD v dimenzijah, primernih za industrijo, hkrati pa ohranjal zmogljivost, ki je bila obširno dokazana v laboratorijskem merilu.

Podjetja ASML, TSMC in imec so zdaj predstavila prilagodljiv pristop k integraciji 300-milimetrskih n- in p-FET-ov na osnovi TMD, ki je združljiv z zadnjimi fazami proizvodnje, kar je privedlo do treh ključnih rezultatov: (1) prilagojeni n- in p-FET-i s 50-nanometrskim razmakom med kontaktnimi polikristalnimi plastmi (CPP) – svetovna novost; (2) zelo nizek izklopni tok (I_{off}) pri napetosti na vratih ($V_g=0V$) za obe polariteti tranzistorjev; in (3) pFET-i s kanalom WSe₂, ki delujejo podobno kot rekordne naprave iz laboratorijev. Pri 94 % delujočih tranzistorjev (tj. pri razmerju $I_{max}/I_{min} > 105$) se je integracijski pristop po vzoru CMOS – pri katerem so n- in p-FET-i integrirani na isti 300-milimetrski plošči – izkazal za zanesljivega in stabilnega. Predlagani procesni tok je uporaben za 2D-kanalne materiale, razen za MoS₂, WS₂ in WSe₂.

Gouri Sankar Kar, podpredsednik za raziskave in razvoj tehnologij računalniških in pomnilniških naprav v podjetju imec je dejal: »Tranzistorji, ki temeljijo na 2D TMD-materialih, so običajno optimizirani za majhne dolžine kanalov. Vendar imajo ponavadi veliko stično površino, da bi stični upor ohranili čim nižji, kar ovira nadaljnje zmanjševanje velikosti.« »Prvič nam je uspelo doseči CPP 50 nm – merilo, ki ga določata dolžina vrat in dolžina stika med virom in ponorom – ne da bi to vplivalo na zmogljivost 2D n- in p-FET-ov. Ključnega pomena za zmanjšanje CPP je bila uporaba EUV litografije z enim samim vzorčenjem, ki smo jo optimizirali v tesnem sodelovanju z ASML.« Zmanjšani tranzistorji kažejo dobre tokovno-napetostne karakteristike, pri čemer pFET-i delujejo skoraj enako dobro kot najbolj učinkovite laboratorijske naprave – s čimer so rešili dolgoletni izziv za TMD tranzistorje. Poleg tega električni rezultati kažejo, da se obe polariteti tranzistorjev izklopita, ko je napetost na vratih (V_g) nastavljena na 0 V. »To idealno delovanje je mogoče pripisati uporabi inovativnega »obratnega« postopka izdelave tankoplastnih tranzistorjev (TFT),« pojasnjuje Gouri Sankar Kar. »Za razliko od običajnih tranzistorjev na osnovi 2D-materialov imajo naši n- in p-FET-i spodnje kontakte in prekrivajoča nanešana vrata. To se doseže s prenosom materiala TMD kanala na že vnaprej vzorčene jarke, napolnjene z volframom (W), ki delujejo kot kontakti.«

Dr. Min Cao, podpredsednik in tehnični direktor podjetja TSMC, je poudaril strateški pomen raziskovalnega dela in dejal: »Naše raziskovalno sodelovanje je ključnega pomena za



Slika 2 – MoS₂ nFET-i in WSe₂ pFET-i z razmakom med kontakti 50 nm in prilagojeno širino kanala (650 nm), integrirani na isti 300-milimetrski ploščici, kažejo ustrezno usklajenost prožilnih napetosti.

premikanje meja inovacij na področju polprevodnikov.« Poudarek je na zmanjševanju tveganj in pospeševanju prehoda »iz laboratorija v proizvodnjo«, s čimer se zagotovi, da se bodo revolucionarna odkritja – zlasti na področju novih materialov za kanale – lahko hitro in učinkovito vključila v napredno proizvodnjo ter na koncu prinesla najsodobnejše rešitve.

»Dvodimenzionalni TMD-materiali bi lahko omogočili izdelavo precej manjših in zmogljivejših tranzistorjev kot tisti na osnovi silicija, vendar so naprave z dvodimenzionalnim kanalom, ki so bile doslej predstavljene v okviru 300-milimetrskih proizvodnih procesov, v resnici precej velike in izdelane z uporabo starejših litografskih tehnologij.« »Zahvaljujoč precej višji ločljivosti EUV litografije nam je uspelo izdelati

TMD tranzistorje z dolžino kanala že od 28 nm in z razmakom, ki je združljiv z najnaprednejšimi tranzistorskimi vozlišči,« je dodal Etienne De Poortere, direktor Centra za razvoj tehnologije za Evropo pri podjetju ASML.

Za več informacij obiščite www.imec-int.com

<https://www.imec-int.com>




Podjetje onsemi predstavlja vertikalne GaN polprevodnike: preboj na področju umetne inteligence in elektrifikacije

ONSEMI

Vertikalna GaN-arhitektura podjetja onsemi, zasnovana na inovativni tehnologiji »GaN-on-GaN«, postavlja nove standarde na področju gostote moči, učinkovitosti in vzdržljivosti.

Ker svetovno povpraševanje po energiji strmo narašča zaradi podatkovnih centrov za umetno inteligenco, električnih vozil in drugih energetsko intenzivnih aplikacij, je podjetje onsemi predstavilo vertikalne močnostne polprevodnike iz galijevega nitrida (vGaN), s čimer je postavilo nov standard glede gostote moči, učinkovitosti in vzdržljivosti za te aplikacije. Ti revolucionarni močnostni polprevodniki GaN-on-GaN naslednje generacije prevajajo tok navpično skozi sestavljeni polprevodnik, kar omogoča višje delovne napetosti in višje stikalne frekvence, kar vodi do prihrankov energije in omogoča manjše in lažje sisteme v podatkovnih centrih za umetno inteligenco, v električnih vozilih (EV), obnovljivih virih energije ter v letalstvu, obrambi in varnosti.



Rezina vertikalnega GaN, ki ga proizvaja podjetje onsemi v Syracuseu v zvezni državi New York.

Ključne prednosti

- Lastna GaN-on-GaN tehnologija omogoča navpično prevajanje toka pri višjih napetostih, kar zagotavlja hitrejše preklapljanje in kompaktnjše konstrukcije.
- Ta revolucionarna rešitev zmanjšuje izgube energije in toplote, pri čemer izgube zmanjša za skoraj 50 %.
- Razvila jo je raziskovalno-razvojna ekipa podjetja onsemi v Syracuseu v New Yorku; več kot 130 patentov zajema temeljne procese, arhitekturo naprav, proizvodnjo in sistemske inovacije.
- Podjetje onsemi ponuja vzorce naprav z napetostjo 700 V in 1200 V za stranke z zgodnjim dostopom.

»Vertikalni GaN pomeni prelomnico za industrijo in utrjuje vodilni položaj podjetja onsemi na področju energetske učinkovitosti in inovacij. Ker elektrifikacija in umetna inteligenca spreminjata industrijo, je učinkovitost postala novo merilo, ki določa stopnjo napredka. Vključitev vertikalnega GaN v našo ponudbo močnostnih rešitev našim strankam ponuja vrhunski nabor orodij za doseganje neprimerljive zmogljivosti. S tem prebojem podjetje onsemi oblikuje prihodnost, v kateri sta energetska učinkovitost in gostota moči ključna dejavnika konkurenčnosti.« je dejal Dinesh Ramanathan, višji podpredsednik za korporativno strategijo, podjetja onsemi.

Svet vstopa v novo obdobje, v katerem je energija ključni dejavnik, ki omejuje tehnološki napredek. Od električnih vozil in obnovljivih virov energije do podatkovnih centrov z umetno inteligenco, ki danes porabijo več energije kot nekatera mesta, povpraševanje po električni energiji narašča hitreje, kot jo lahko učinkovito proizvajamo in dobavljamo. Zdaj je pomemben vsak prihranjen vat.

Tehnologija vGaN podjetja onsemi je zasnovana za delovanje pri visokih napetostih v monolitnem čipu – 1.200 voltov in več – ter za preklapljanje visokih tokov pri visokih frekvencah z izjemno učinkovitostjo. Vrhunski napajalni sistemi, zgrajeni s to tehnologijo, lahko zmanjšajo izgube za skoraj 50 %, delovanje pri višjih frekvencah pa omogoča tudi zmanjšanje velikosti, vključno s pasivnimi elementi, kot so kondenzatorji in tuljave. Poleg tega so vGaN naprave v primerjavi s komercialno dostopnim lateralnim GaN približno trikrat manjše. Zaradi tega je vGaN podjetja onsemi idealen za kritične visokozmogljive aplikacije, kjer so gostota moči, toplotna zmogljivost in zanesljivost najpomembnejše, vključno s:

- Podatkovni centri za umetno inteligenco: Manjše število komponent in večja gostota moči pri 800-voltnih DC-DC pretvornikih za računalniške sisteme umetne inteligence, kar znatno zniža stroške na stojalo.

- *Električna vozila: Manjši, lažji in učinkovitejši inverterji za večji doseg električnih vozil.*
- *Polnilna infrastruktura: Hitrejši, manjši in bolj robustni polnilniki.*
- *Obnovljiva energija: Obdelava višjih napetosti in manjše izgube energije pri sončnih in vetrnih inverterjih.*
- *Sistemi za shranjevanje energije (ESS): Hitra, učinkovita, dvosmerna moč z visoko gostoto za pretvornike baterij in mikromreže.*
- *Industrijska avtomatizacija: Manjši, hladnejši, učinkovitejši pogoni motorjev in robotika.*
- *Letalstvo, obramba in varnost: Višja zmogljivost, večja robustnost in kompaktnejše zasnove.*

Kako deluje?

Večina komercialno dostopnih GaN naprav je izdelanih na podlagi, ki ni iz GaN – predvsem na siliciju ali safirju. Za naprave z zelo visoko napetostjo tehnologija vGaN podjetja onsemi uporablja tehnologijo GaN-na-GaN, ki omogoča, da tok teče navpično skozi čip in ne po njegovi površini. Ta zasnova zagotavlja višjo gostoto moči, večjo toplotno stabilnost in zanesljivo delovanje v ekstremnih pogojih. S temi prednostmi vGaN prekaša naprave GaN-na-siliciju in GaN-na-safirju ter zagotavlja višjo napetostno zmogljivost, višjo frekvenco preklapljanja, vrhunsko zanesljivost in več-

jo robustnost. To omogoča razvoj manjših, lažjih in učinkovitejših napajalnih sistemov z manjšimi zahtevami po hlajenju in nižjimi skupnimi stroški sistema. Ključne prednosti vključujejo:

- *Večja gostota moči: Vertikalni GaN omogoča delovanje z višjimi napetostmi in večjimi tokovi na manjšem prostoru.*
- *Večja učinkovitost: Zmanjša energijske izgube med pretvorbo energije, s čimer se zmanjša toplota in stroški hlajenja.*
- *Kompaktni sistemi: Višja frekvenca preklapljanja zmanjša velikost pasivnih komponent, kot so kondenzatorji in tuljave.*

Trenutno poteka testiranje za uporabnike z zgodnjim dostopom.

Več informacij je na voljo na spodnjih spletnih povezavah:

- <https://www.onsemi.com/download/tutorial/pdf/tnd6495-d.pdf>
- <https://www.onsemi.com/download/reference-manuals/pdf/brd8213-d.pdf>
- <https://www.onsemi.com/solutions/technology/vertical-gan>

<https://www.onsemi.com>



Svetovna novost: imec predstavlja napravo s kvantnimi pikami, izdelano s High NA EUV litografijo


IMEC

Najnaprednejši litografski sistem, ki je ključnega pomena za prihodnje napredne pomnilniške in računalniške čipe, bo imel ključno vlogo pri širitvi kvantne tehnologije

Maja letos je imec, vodilni svetovni raziskovalni in inovacijski center na področju naprednih polprevodniških tehnologij, na konferenci ITF World predstavil svetovno novost: napravo s kvantnimi pikami, izdelano s High NA EUV litografijo. Ta dosežek predstavlja mejnik na poti k industrijski proizvodnji zanesljivejših kubitov, osnovnih računskih enot kvantnih računalnikov. Po naših podatkih gre za prvo integrirano strojno napravo, izdelano z uporabo visoke NA EUV litografije.

Pri specifičnih, kompleksnih računskih problemih, kot sta razvoj novih zdravil ali simulacija fizikalnih procesov, bi kvantni računalnik lahko dosegel eksponentno boljše rezultate kot klasični računalniki. Vendar pa moramo za uporaben kvantni računalnik doseči milijone povezanih kubitov (računskih enot kvantnega računalnika) z visoko zanesljivostjo in natančnim nadzorom.

Med različnimi kvantnimi platformami, ki se trenutno preučujejo,




Delujoča matrica kubitov z razmaki med vrati čepa (P) in pregrade (B) v višini komaj 6 nanometrov, kar je omogočila visoka NA EUV litografija. Na sliki so prikazana tudi vrata za akumulacijo (A) in omejevalna vrata (C). Viri slike: imec

veljajo kvantni kubit s spinom na silicijevih kvantnih pikah za obetavnega kandidata za industrijsko širitev in se pogosto imenujejo »industrijski kubit«. Njihov proizvodni proces je v veliki meri združljiv s proizvodnjo standardnih računalniških čipov na siliciju (CMOS), raziskovalnem področju, na katerem si je imec v zadnjih desetletjih pridobil svetovno avtoriteto.

»Lahko izkoristimo desetletja inovacij na področju polprevodnikov in ponovno uporabimo celoten ekosistem zmanjševanja silicijevih struktur, s čimer bomo kvantne naprave prenesli iz laboratorijskih poskusov v obsežne, serijsko proizvedljive sisteme. Prav tu imajo kvantni biti na osnovi silicija jasno prednost,« pojasnjuje Sofie Beyne, vodja projekta in inženirka za kvantno integracijo v podjetju imec.

Kvantni spini - kubit s silicijevimi kvantnimi pikami zadržujejo elektron znotraj silicijeve nanostrukture (plasti vrat). »Stanje spina« ujetega elektrona se uporablja za shranjevanje kvantnih informacij. Razmike med posameznimi vrati je treba zmanjšati na minimum, da se omeji vpliv šuma okolja. Podjetju Imec je uspelo izdelati delujoče omrežje kubitov z razmaki, ki merijo komaj 6 nanometrov. Zaradi nanometriškega obsega te strojne komponente je teoretično mogoče na en sam čip vgraditi milijone kvantnih bitov.

»High NA EUV omogoča natančno vzorčenje kvantnih pik iz silicija. Ker se jakost sklopa med sosednjimi kvantnimi pikami eksponentno povečuje z razmakom med njimi, moramo zanesljivo vzorčiti razmike v velikosti nekaj nanometrov med krmilnimi



elektrodami kvantnih pik. »To je pravi inženirski podvig, za katerega se lahko zahvalimo našim ekipam za integracijo in vzorčenje ter izjemni visoki NA EUV tehnologiji podjetja ASML,« pravi Kristiaan De Greve, raziskovalec pri imecu in direktor programa za kvantno računalništvo.

Ta predstavitev nadgrajuje prejšnje rezultate podjetja imec na področju kvantnih bitov s spinom na osnovi silicijevih kvantnih pik [1], ki so že dokazali, da lahko postopki, združljivi s tehnologijo CMOS, zagotovijo nizko stopnjo šuma naboja in stabilno delovanje kvantnih bitov. Z vključitvijo visoke NA EUV litografije v proizvodni proces se poudarek preusmerja s posameznih demonstracijskih naprav v laboratoriju na ponovljivo izdelavo kvantnih bitov, združljivih s proizvodnimi obrati za 300-milimetrske plošče.

Čeprav je očitno, da bo visoka NA EUV litografija ključnega pomena za logična vezja z velikostjo pod 2 nm in tehnologije pomnilnikov z visoko gostoto, ki poganjajo hitro rast napredne umetne inteligence in visokozmogljivega računalništva, se zdaj kaže, da bo imela ključno vlogo tudi pri strojni opremi za prihodnje kvantno računalništvo.

Vir:

- 1: <https://www.imec-int.com/en/articles/si-mos-quantum-dot-spin-qubits-roads-upscaling>

O podjetju imec

Imec je vodilno svetovno središče za raziskave in inovacije na področju naprednih polprevodniških tehnologij. Z izkoriščanjem najsodobnejše infrastrukture za raziskave in razvoj ter strokovnega znanja več kot 6.500 zaposlenih imec spodbuja inovacije na področjih zmanjševanja velikosti polprevodnikov in sistemov, umetne inteligence, silicijske fotonike, povezljivosti in senzorjev.

Napredne raziskave podjetja imec omogočajo preboje v številnih panogah, med drugim v računalništvu, zdravstvu, avtomobilski industriji, industriji, potrošniški elektroniki, letalstvu in varnosti. Prek programa IC-Link podjetje imec ponuja rešitve po meri, od zasnove do serijske proizvodnje, s katerimi zadovoljuje najzahtevnejše potrebe na področju načrtovanja in proizvodnje. Prek imec.ventures podjetje imec ustanavlja in soustvarja nova podjetja ter podpira rast obstoječih podjetij, ki se ukvarjajo z naprednimi tehnologijami na področju polprevodnikov.

Imec sodeluje z vodilnimi svetovnimi podjetji v celotni vrednostni verigi polprevodnikov ter s tehnološkimi podjetji, start-upi, akademskimi krogi in raziskovalnimi ustanovami v Flandriji in po vsem svetu. Imec, s sedežem v Leuvnu v Belgiji, ima raziskovalne centre v Belgiji, po Evropi, v ZDA in v regiji GCC ter zastopstva na treh celinah. Leta 2025 je imec zabeležil prihodke v višini 1,2 milijarde evrov.

Za več informacij obiščitewww.imec-int.com

<https://www.imec-int.com>



Odkrij praktične uporabe Edge AI z Arduino UNO Q

Avtor: Transfer Multisort Elektronik Sp. z o.o.

AI na robu se začne z resničnimi inženirskimi izzivi.

Umetna inteligenca ne ostaja več tehnologija, rezervirana za podatkovne centre in zmogljive računalnike. Vse več aplikacij deluje neposredno na končnih napravah – bližje senzorjem, bližje strojem in bližje uporabniku.

Arduino UNO Q je bil ustvarjen z mislijo na projekte, ki uporabljajo lokalno obdelavo podatkov in modele AI. Omogoča gradnjo rešitev za spremljanje stanja strojev, inteligentno kontrolo kakovosti ali sisteme za sprejemanje odločitev brez potrebe po pošiljanju vseh podatkov v oblak. Predstavljamo tri praktične uporabe, s katerimi je dobro začeti delo z Edge AI.

Tri uporabe. Ena platforma. Nadzor stanja strojev

Ali res potrebujete PLC za nadzor vibracij?

Nadzor vibracij je ena najučinkovitejših metod za zaznavanje razvijajočih se napak. Odkrijte, kako zgraditi preprost sistem za nadzor stanja, ki uporablja lokalno analizo podatkov in modele strojnega učenja.



Kontrola kakovosti

Ali sistem za kontrolo kakovosti vedno zahteva inteligentno kamero?

Avtomatska kontrola kakovosti ni več rešitev, ki je na voljo samo velikim proizvodnim obratom. Oglejte si, kako uporabiti AI za odkrivanje napak izdelkov in gradnjo lastnega sistema za vizualni pregled.



Inteligentne naprave

Kako poganjati modele AI neposredno na napravi?

Ne vsaka aplikacija AI potrebuje oblak. Spoznajte možnosti lokalne obdelave podatkov in kako ustvariti inteligentne naprave, ki sprejemajo odločitve v realnem času.



Zakaj Arduino UNO Q?

Vsak AI projekt zahteva zmogljiv industrijski računalnik ali obsežen sistem avtomatizacije. Vse več aplikacij je mogoče izvesti z uporabo kompaktnih ugnazdenih platform, ki lokalno analizirajo podatke in sodelujejo z obsežnim ekosistemom senzorjev in komunikacijskih modulov.

Arduino UNO Q je bil zasnovan prav za takšne uporabe. Platforma omogoča gradnjo rešitev na področju Edge AI – od



demonstratorjev in projektov Proof of Concept do bolj naprednih industrijskih aplikacij.

Zgradite celovito rešitev s TME

Arduino UNO Q je šele začetek. V ponudbi TME najdete tudi vse komponente, potrebne za izvedbo projekta:

- senzorji in pospeškometri,
- komunikacijski moduli,
- zasloni,
- napajalniki,
- kabli in konektorji,
- ohišja in montažni pribor.

S tem lahko sestavite celoten komplet, potreben za gradnjo lastne rešitve AI – od prvega prototipa do končnega sistema.

Preverite ponudbo Arduino UNO Q in komponent za projekte Edge AI.

<https://www.tme.eu>



Optimizacija krmiljenja motorja za večjo energetske učinkovitost

Microchip Technology Inc.

Avtor: Pramit Nandy – Produkti marketing manager

V današnjem svetu so motorji prisotni povsod in poganjajo skoraj vse, od gospodinjskih aparatov do industrijskih strojev. Pomen optimizacije krmiljenja motorjev za energetske učinkovitost je neizmeren, saj motorji predstavljajo znaten delež svetovne porabe energije.

Ta članek se poglobljeno ukvarja z zgradbo motorjev, uporabo pogonov s spreminljivo frekvenco (VFD) ter rešitvami za aplikacije krmiljenja motorjev, vključno s podporo strojne opreme in naprednimi algoritmi.

Razširjenost motorjev

Motorji so sestavni del našega vsakdanjega življenja; najdemo jih v gospodinjskih aparatih, kot so pralni stroji, sušilni stroji, pomivalni stroji in črpalke za bazene. Nepogrešljivi so tudi v avtomobilski industriji, saj sodobni avtomobili vsebujejo od 40 do 100 motorjev, odvisno od modela in opremljenosti. Industrijska okolja so v veliki meri odvisna od motorjev, zlasti na področju robotike in avtomatizacije proizvodnje.

Poraba energije in učinkovitost

Po podatkih Urada za energetske informacije (EIA) motorji prispevajo približno 50 % svetovne porabe energije. V industrijskih aplikacijah lahko ta delež preseže 80 %. V Združenih državah Amerike je na primer skupna poraba energije v letu 2022 znašala 4,07 bilijona kilovatnih ur, kar ustreza dnevni porabi 11,2 milijarde kilovatnih ur. Z izboljšanjem učinkovitosti motorjev za samo 1 % bi lahko dnevno prihranili 56 milijonov kilovatnih ur energije.

Ključni trendi na področju učinkovitosti motorjev

Energijsko učinkoviti motorji

Eden od glavnih trendov na področju učinkovitosti motorjev je prehod s tradicionalnih motorjev, kot so indukcijski motorji na izmenični tok, na učinkovitejše tipe, kot so brezkrtačni enosmerni motorji (BLDC), sinhroni motorji s trajnimi magneti (PMSM) in motorji z




notranjimi trajnimi magneti (IPM). Ti motorji zagotavljajo višjo učinkovitost in boljše delovanje. Poleg tega so napredki na področju materialov, kot sta uporaba amorfnih kovin in magnetov iz redkih zemelj, še dodatno izboljšali učinkovitost motorjev.

Struktura motorja in napredki na področju materialov

Na področju tehnologije motorjev so napredki na področju materialov in konstrukcije v zadnjem stoletju znatno izboljšali učinkovitost in zmogljivost motorjev. Poznavanje glavnih sestavnih delov motorja in izvedenih izboljšav lahko ponudi dragocene vpogled v ta napredek.


Motor je običajno sestavljen iz končnih pokrovov, rotorja, ležajev in statorja z navitji. V zadnjih letih so se materiali, uporabljeni v teh sestavnih delih, razvili. Na primer, prehod z aluminija na baker v navitjih rotorja in statorja je izboljšal prevodnost in učinkovitost. Poleg tega so napredki na področju proizvodnih toleranc zmanjšali hrup in dodatno povečali učinkovitost.



Eden od pomembnih trendov v tehnologiji motorjev je uporaba amorfnih materialov v rotorjih in statorjih. Tradicionalno so se uporabljala silicijeva jekla, ki pa so imela visoke izgube zaradi vrtnčnih tokov in histereze. Ta se zdaj nadomeščajo z amorfnimi materiali, kot so kovinska stekla, ki imajo manjše izgube in s tem višji izkoristek. Tudi na področju motorjev s trajnimi magneti je prišlo do znatnih izboljšav. Močnejši magneti, kot so tisti iz redkih zemeljskih kovin, na primer iz neodima, železa in bora, zagotavljajo večji navor in večjo učinkovitost. Vendar pa se zaradi skrbi za trajnost raziskujejo alternative, kot so magneti na osnovi aluminija, niklja, kroma in železa, zaradi njihovih dobrih lastnosti v različnih temperaturnih razponih in močnih magnetnih poljih.

Prehod z drsnih ležajev na krogične ležaje je imel pomembno vlogo pri zmanjšanju trenja in izboljšanju toleranc, s čimer se je povečala učinkovitost motorja. V zadnjem stoletju so se motorji znatno pomanjšali, hkrati pa ohranili enako nazivno moč. Na primer, sodoben trifazni indukcijski elektromotor (SCIM) z 5 konjskimi moči in kletkastim rotorjem je bistveno manjši in tehta približno 20 % tega, kar je tehtal motor z enako nazivno močjo leta 1910. To zmanjšanje velikosti je mogoče pripisati uporabi lažjih in učinkovitejših materialov ter napredku na področju toplotne in električne izolacije. Lažji motorji so še posebej koristni v avtomobilski industriji, kjer zmanjšanje teže lahko pripelje do večje učinkovitosti in omogoči vgradnjo motorjev v bolj kompaktne prostore. Vpliv teh tehnoloških dosežkov je izjemen, saj omogočajo razvoj učinkovitejših pogonskih sistemov, ki zagotavljajo boljšo zmogljivost in večje prihranke energije.


Nenehno izboljševanje materialov in konstrukcije motorjev je



prineslo znatne napredke na področju učinkovitosti in zmogljivosti. Od uporabe amorfnih materialov in močnejših magnetov do razvoja ležajev in zmanjšanja velikosti motorjev – te inovacije so gonilna sila prihodnosti tehnologije motorjev. Ker še naprej raziskujemo nove materiale in zasnove, ostaja potencial za še večjo učinkovitost in zmogljivost sistemov motorjev obetaven.

Uporaba pogonov krmiljenih s spremenljivo frekvenco (angl. Variable Frequency Drives - VFD)

Pogoni s spremenljivo frekvenco (VFD) so vse bolj priljubljeni za krmiljenje hitrosti motorja in izboljšanje učinkovitosti. VFD prilagajajo hitrost motorja glede na zahteve obremenitve, s čimer zmanjšujejo porabo energije. Prehod z bipolarnih tranzistorjev z izoliranimi vrati (IGBT) na tehnologijo silicijevega karbida (SiC) v frekvenčnih pretvornikih je prav tako prispeval k večji učinkovitosti in hitrejšemu preklapljanju.



Pogoni krmiljeni s spremenljivo frekvenco (VFD) in njihov vpliv

Pogoni s spremenljivo frekvenco (VFD) so povzročili revolucijo na področju krmiljenja motorjev, saj omogočajo natančno uravnavanje hitrosti in navora motorja. Ta tehnologija optimizira delovanje motorja in znatno izboljša učinkovitost sistema. VFD prilagaja frekvenco in napetost, ki se dovajata motorju, kar mu omogoča delovanje v najbolj učinkovitem območju za dano obremenitev.


Na primer, tradicionalni sistem motorjev pogosto delujejo na polno moč, pri čemer se pretok uravnava z dušilnimi ventili, kar povzroča znatne izgube energije. Nasprotno pa VFD-ji odpravljajo potrebo po dušenju, saj prilagajajo hitrost motorja potrebnemu pretoku, s čimer zmanjšujejo porabo energije in povečujejo splošno učinkovitost sistema. Študije so pokazale, da lahko prehod na VFD več kot podvoji izkoristek motorja, in sicer s približno 31 % na 72 %.

Rešitve podjetja Microchip Technology

Podjetje Microchip Technology ponuja obsežen nabor rešitev za aplikacije na področju krmiljenja motorjev, vključno s strojno opremo in naprednimi algoritmi. Njihova ponudba obsega mikrokontrolerje, krmilnike vrat tranzistorjev, močnostno elektroniko in senzorje, ki so vsi zasnovani za optimizacijo delovanja motorjev.

Strojna podpora

Podjetje Microchip Technology ponuja celovito paleto strojne opreme, ki pospešuje načrtovanje in razvoj sistemov za krmiljenje motorjev ter hkrati optimizira njihovo zmogljivost in učinkovitost. Za pogone s spremenljivo frekvenco (VFD) ponuja pretvornike iz izmenične v enosmerno napetost ter inverterje, ki uporabljajo visoko učinkovite MOSFET-e iz silicijevega karbida (SiC) in napredne gonilnike za natančno preklapljanje. Pretvorniki, ki jih krmilijo digitalni krmilniki signalov (DSC) dsPIC®, pretvarjajo enosmerno napetost v izmenično napetost s spremenljivo frekvenco za učinkovito delovanje motorja. Vgrajeni senzorji zagotavljajo povratne informacije v realnem času o toku, napetosti in temperaturi, kar povečuje zanesljivost sistema. Microchip Technology ponuja tudi evalvacijske in razvojne plošče, referenčne zasnove, programske knjižnice ter razvojna





orodja za podporo pri načrtovanju in izvajanju naprednih algoritmov za krmiljenje motorjev.

Napredni krmilni algoritmi

Algoritmi so ključnega pomena za optimizacijo sistemov za krmiljenje motorjev. Tradicionalne metode, kot je V/F-krmiljenje za indukcijske motorje na izmenično napetost, so stroškovno učinkovite in preproste, vendar morda ne zagotavljajo najvišje učinkovitosti. Naprednejši algoritmi, kot je šeststopenjska komutacija za motorje BLDC in PMSM, omogočajo boljše krmiljenje navora in so lahko bodisi s senzorji ali brez. Najbolj učinkovit algoritem je poljsko usmerjeno krmiljenje (angl. field-oriented control - FOC), ki zagotavlja visok izkoristek, nizko raven šuma in odlične zmogljivosti glede navora in hitrosti. FOC se lahko izvaja s senzorji ali brez, odvisno od tipa motorja in zahtev uporabe.

Rešitve podjetja Microchip za krmiljenje motorjev vključujejo napredne algoritme, kot so FOC, MTPA (največji navor na amper) in oslabitev polja, ki omogočajo doseganje največje učinkovitosti in zmogljivosti. Te algoritme podpirajo orodja,





kot je razvojni paket MPLAB® motorBench® [1], ki olajšuje implementacijo in nastavitve krmilnih algoritmov. Poleg tega Microchip ponuja zmogljivosti strojnega učenja za preventivno vzdrževanje, kar zagotavlja delovanje motorjev z največjo učinkovitostjo in zmanjšuje tveganje nepričakovanih okvar. Algoritem krmiljenja »Zero-Speed/Maximum-Torque« (ZS/MT) je nova različica algoritma FOC brez senzorjev, ki omogoča uporabo tehnik krmiljenja brez senzorjev v aplikacijah za krmiljenje motorjev z visokim navorom ali nizkimi vrtilnimi hitrostmi. Sistem ZS/MT odpravlja potrebo po Hall senzorjih, saj za določanje natančnega položaja rotorja pri ničelnih in nizkih hitrostih uporablja zanesljivo metodo zaznavanja začetnega položaja (IPD), ki temelji na visokofrekvenčnem vbrizgavanju (HFI), zaradi česar je idealen za uporabo v napravah, kot so vrtni stroji, pogoni za garažna vrata, avtomobilski zaganjalniki in električna kolesa.

Integracija z IoT in AI/ML

Povezovanje tehnologij interneta stvari (IoT) in umetne inteligence (AI) je povzročilo revolucijo na področju krmiljenja motorjev. Senzorji imajo ključno vlogo v sistemih za krmiljenje motorjev. So nujni za merjenje toka, navora in položaja rotorja ter drugih parametrov. Ti senzorji posredujejo podatke mikrokontrolerjem, ki so sposobni te informacije obdelati. Z vključitvijo algoritmov strojnega učenja lahko ti sistemi izvajajo

preventivno vzdrževanje, in sicer z analizo podatkov senzorjev, s čimer napovedujejo morebitne okvare motorjev ali potrebo po vzdrževanju. Ta zmožnost je še posebej koristna v industrijskem okolju, kjer lahko nepričakovane okvare motorjev povzročijo znatne izpade v delovanju in finančne izgube. Prediktivno vzdrževanje zagotavlja, da motorji delujejo pri najvišji učinkovitosti in zmogljivosti, s čemer se zmanjšuje verjetnost nepričakovanih okvar.

Prediktivno vzdrževanje

Prediktivno vzdrževanje z uporabo senzorjev in algoritmov strojnega učenja spremlja stanje motorja ter odkriva morebitne težave, še preden pride do okvar. S stalno analizo parametrov, kot so tok, navor in vibracije, prediktivno vzdrževanje zagotavlja učinkovito delovanje motorja in zmanjšuje čase izpadov. Ta pristop je še posebej koristen v industrijskem okolju, kjer lahko nepričakovane okvare motorjev povzročijo znatne izgube v proizvodnji. V predstavitveni aplikaciji podjetja Microchip je prikazano preventivno vzdrževanje motorjev z uporabo razvojnega paketa MPLAB® Machine Learning Development Suite [2] v povezavi s krmilno ploščo dsPIC LVMC Motor Control Board [3]. Ta sistem uporablja klasifikacijski model za ugotavljanje delovnega stanja motorja, pri čemer na podlagi spremljanja toka I_q motorja ugotavlja, ali motor deluje normalno ali pa

Algorithm	Applicable Motors	Notes
Open Loop (V/F)	ACIM	Low Cost
Six-step Trapezoidal (with sensed feedback)	PMSM, BLDC	Good torque control at all speed ranges
Six-step Sinusoidal	PMSM	Low Noise
Six-step Trapezoidal (sensorless BEMF)	PMSM, BLDC	Low Cost Good torque control at moderate and high speeds
Field Oriented Control (with sensed feedback)	PMSM, BLDC	High efficiency Excellent torque control
Field Oriented Control (with sensor-less feedback)	Permanent Magnet Synchronous Motor (PMSM), Brushless Direct Current (BLDC), AC Induction Motor (ACIM)	High efficiency Excellent torque control Low cost

pri njem prihaja do nepravilnosti, kot so neuravnotežena obremenitev ali poškodovana ležajna gred.

Zaključek

Optimizacija krmiljenja motorjev z namenom izboljšanja energetske učinkovitosti je ključnega pomena za zmanjšanje svetovne porabe energije in izboljšanje zmogljivosti različnih aplikacij. S preходом na učinkovite motorje, uporabo frekvenčnih pretvornikov, uvedbo naprednih krmilnih algoritmov ter vključitvijo tehnologij interneta stvari (IoT) in umetne inteligence (AI) je mogoče doseči znatne prihranke energije. Podjetje Microchip Technology ponuja obsežen nabor rešitev za podporo tem prizadevanjem, saj zagotavlja strojno opremo, programsko opremo in strokovno znanje, potrebno za razvoj učinkovitih sistemov za krmiljenje motorjev. Ker povpraševanje po energetsko učinkovitih rešitvah nenehno narašča, bo napredek na področju tehnologije krmiljenja motorjev igral ključno vlogo pri zadovoljevanju teh potreb.

O avtorju:

Pramit Nandy je vodja trženja izdelkov v podjetju Microchip Technology Inc., kjer se osredotoča na aplikacije za krmiljenje motorjev. Nandy je v podjetju Microchip zaposlen od leta 2021, pred tem pa je delal kot vodja trženja izdelkov v podjetju Onsemi. Ima magistrski naziv iz elektrotehnike, ki ga je pridobil na Arizonski državni univerzi, ter diplomu iz merilne in krmilne tehnike, ki jo je pridobil na Tehniški univerzi College of Engineering Pune (COEP) v Indiji. Z več kot 16-letnimi delovnimi izkušnjami,

pridobljenimi v različnih državah, si je Nandy pridobil poglobljeno strokovno znanje na področju električnih sistemov in krmilne tehnike. V svoji karieri je Nandy izpopolnjeval svoje znanje in veščine na različnih tehničnih položajih, med drugim kot inženir za načrtovanje analognih sistemov, sistemski arhitekt, inženir za aplikacije in inženir za krmilne sisteme. Ta raznolika izkušnja mu je omogočila celovito razumevanje zasnove sistemov in njihove praktične uporabe v številnih sektorjih, kot so avtomobilska industrija, industrija, telekomunikacije, storitve v oblaku in potrošniški trgi. Kot strateški mislec in predan strokovnjak Nandy še naprej spodbuja rast in uspeh na področju aplikacij za krmiljenje motorjev v podjetju Microchip Technology Inc.

Viri:

- 1: <https://www.microchip.com/en-us/solutions/technologies/motor-control-and-drive/motor-bench-development-suite>
- 2: <https://www.microchip.com/en-us/tools-resources/develop/mplab-machine-learning-development-suite>
- 3: <https://www.microchip.com/en-us/development-tool/dm330031>

Opomba: Ime in logotip Microchip sta registrirani blagovni znamki podjetja Microchip Technology Incorporated v ZDA in drugih državah. Vse druge blagovne znamke, ki so morda tu omenjene, so last njihovih podjetij.

<https://www.microchip.com>



PIC18-Q35: Procesna moč skupaj s programsko logiko

Brez dodatne obremenitve procesorja, največja prilagodljivost

Družina PIC18-Q35 mikrokontrolerjev vam omogoča zasnovo pametnejših in učinkovitejših ugnезdenih sistemov, saj združuje zelo hitro obdelavo podatkov z napredno programirljivo logiko na čipu. Vgrajeni konfigurabilni logični blok (CLB) s 128 osnovnimi logičnimi elementi vam omogoča ustvarjanje prilagojenih perifernih naprav in časovnih funkcij, pri čemer zunanja logična integrirana vezja niso potrebna.

Osvobodite svoj procesor nadzora v realnem času in dosežite resnično deterministično zmogljivost, tudi v najzahtevnejših industrijskih, avtomobilskih in IoT aplikacijah.



microchip.com/pic18-q35



Ime in logotip Microchip ter logotip Microchip so registrirane blagovne znamke podjetja Microchip Technology Incorporated v ZDA in drugih državah. Vse druge blagovne znamke so last njihovih registriranih lastnikov. © 2026 Microchip Technology Inc. Vse pravice pridržane. MEC2649A-SLO-07-26

Varnost električnih naprav (1. del)

Fakulteta za elektrotehniko, Univerza v Ljubljani
 Avtor: Izr. prof. dr. Marko Jankovec
 Email: marko.jankovec@fe.uni-lj.si

Po krajšem premoru se spet vračamo v skorajda redno rubriko vaše priljubljene revije, v kateri smo že podrobno predstavili področje in ukrepe za doseganje elektromagnetne združljivosti, filtriranje in stabilizacijo napajanja z blokirnimi kondenzatorji.

Navedene ukrepe zahteva evropska direktiva o elektromagnetni združljivosti – EMC direktiva. Druga pomembna EU direktiva pa je direktiva o varnosti električnih naprav, t.i. nizkonapetostna oziroma LV (*ang. Low Voltage*) direktiva [1].

Zakaj nizkonapetostna?

Kaj sploh pojmuje pod nizko napetostjo? Za elektronike je nizka napetost 5 V ali manj in nas 9-voltna baterija že dobro speče v jezik, medtem ko energetikom srce poskoči šele, ko se pogovarjajo o 400 kV daljnovodih. Nizkonapetostna direktiva se uporablja za električno opremo, zasnovano za uporabo z nazivno vhodno ali izhodno napetostjo med 50 in 1000 V AC oziroma med 75 in 1500 V DC, razen za opremo, ki je iz njene področja uporabe izrecno izključena. Izdelki pod temi napetostnimi mejami niso nujno brez zakonskih varnostnih zahtev. Zanje lahko velja druga sektorska zakonodaja ali Uredba (EU) 2023/988 o splošni varnosti proizvodov [2].

Nizkonapetostna direktiva torej govori o varnosti električnih naprav in glede na ime si predstavljamo, da to pomeni predvsem varnost pred električnim udarom. V direktivi med drugim piše: »Električna oprema je lahko dostopna na trgu Unije le, če je bila načrtovana v skladu z varnostnimi pravili stroke, ki veljajo v Uniji, in ki, kadar je primerno vgrajena, vzdrževana in uporabljena za predvideni namen, ne ogroža zdravja in varnosti ljudi ter domačih živali ali premoženja.«

Dikcija direktive torej ne izpostavlja posameznih nevarnosti, temveč se na splošno sklicuje na zdravje in varnost ljudi, domačih živali in premoženja. Tako poleg zaščite pred nevarnostjo poškodbe, ki jo lahko povzroči neposreden ali posreden dotik nevarnih delov pod napetostjo, direktiva pokriva tudi druge nevarnosti električnega, mehanskega in okoljskega izvora.

Nevarne temperature lahko na primer povzročijo opekline ob dotiku pregretega hladilnega telesa ali vžig plastičnega ohišja zaradi preobremenjene komponente. **Električni oblok** lahko nastane ob prekinutvi velikega električnega tokokroga, pri kratkem stiku ali na nezanesljivem priključku ter povzroči opekline, požar ali poškodbe vida. Med **nevarna sevanja** sodijo na primer premočno lasersko, ultravijolično ali infrardeče sevanje, pa tudi močno elektromagnetno polje.

Električna oprema lahko povzroča tudi **mehanske nevarnosti**. Uporabnik se lahko poškoduje na nezaščitenem ventilatorju, vrtečem se pogonskem mehanizmu, ostrem robu ohišja

ali zaradi prevrnitve težke in nestabilne naprave. Nevarnosti zaradi **zunanjih vplivov** se pojavijo, kadar naprava ni ustrezno zaščiten pred vlago, prahom, kondenzacijo, mehanskimi udarci, vibracijami ali previsoko temperaturo okolice. Značilen primer je vdor vode v napravo, namenjeno uporabi na prostem, zaradi katerega lahko nastane električni stik med deli pod napetostjo in ohišjem.

Direktiva zahteva tudi zaščito pred posledicami **predvidljivih preobremenitev**. Kratak stik na izhodu napajalnika, blokiran elektromotor, preobremenjena vtičnica ali odpoved ventilatorja ne smejo povzročiti nevarnega pregrevanja, požara ali porušitve izolacije. Zato se uporabljajo varovalke, temperaturne varovalke, tokovne omejitve, termostati, zaščitni odklopniki in drugi ukrepi, ki napravo ob nevarnem stanju izključijo ali omejijo njeno moč. Pri preverjanju zaščite ob okvari se simulirajo razumno predvidljive posamezne okvare, na primer prekinitev zaščitnega vodnika, kratak stik ali prekinitev komponente, odpoved ventilatorja, blokiranje odprtina za hlajenje ali preobremenitev izhoda. Naprava tudi v takem stanju ne sme povzročiti električnega udara, požara ali druge nesprejemljive nevarnosti.



Slika 1: Hierarhija zahtev za načrtovanje električne izolacije.

V tej seriji prispevkov se bomo osredotočili na zaščito pred električnim udarom. Nizkonapetostna direktiva določa bistvene varnostne cilje, ne določa pa konkretnih debelin izolacije, zračnih razdalj ali preskusnih napetosti. Te zahteve določajo harmonizirani in drugi tehnični standardi. Uporaba harmoniziranega standarda, katerega sklic je objavljen v Uradnem listu EU, proizvajalcu omogoča domnevo o skladnosti z ustreznimi varnostnimi cilji direktive. Za konkreten izdelek je zato najprej treba poiskati ustrezen produktni standard, kot npr.

- EN 62368-1 za avdio-, video- in informacijsko-komunikacijsko opremo,
- EN 61010-1 za merilno, krmilno in laboratorijsko opremo,
- EN 60335-1 za gospodinske in podobne električne aparate,
- EN 61558 za transformatorje in napajalne enote,
- standard EN 60664-1 pa se uporablja kot horizontalna osnova za koordinacijo izolacije, na podlagi katerih se določijo zračne, plazilne razdalje in zahteve za trdno izolacijo, tako kot kaže slika 1.

Izolacija

Pri načrtovanju izolacije razlikujemo funkcionalno, osnovno, dodatno, dvojno in ojačeno izolacijo. Standard IEC 60664-1 določa predvsem načela koordinacije izolacije ter zahteve za zračne in plazilne razdalje in trdno izolacijo [3]:

- **Funkcionalna izolacija** je potrebna za pravilno delovanje naprave, vendar sama po sebi ni namenjena zaščiti uporabnika pred električnim udarom, saj ni projektirana z ustreznimi varnostnimi faktorji. Primeri so lak na navitju transformatorja med ovoji, dielektrik med ploščama kondenzatorja ali razdalja med linijami na tiskanem vezju, ki so v območju iste napajalne domene.
- **Osnovna izolacija** je minimalnavarnostna zahteva in zagotavlja osnovno zaščito pred električnim udarom pri normalnem delovanju naprave pri predvidenih pogojih. Preprečuje dotik nevarnih delov pod napetostjo pri normalnem delovanju, vendar njena odpoved sama po sebi še ni obravnavana kot varno stanje. Če osnovna izolacija odpove, lahko namreč uporabnik pride v stik z nevarno napetostjo. Primeri osnovne izolacije so izolacija omrežnega vodnika v notranjosti naprave razreda I, izolacija med delom pod omrežno napetostjo in zaščitno ozemljenim kovinskim ohišjem, ustreznna razdalja na tiskanem vezju med omrežnim vodnikom in zaščitno ozemljenim prevodnim delom.
- **Dodatna izolacija** je neodvisna izolacija, dodana osnovni izolaciji, da zagotovi zaščito ob odpovedi osnovne izolacije.
- **Dvojno izolacijo** dobimo, ko osnovni izolaciji dodamo dodatno izolacijo tako, da zagotovi zaščito ob odpovedi osnovne izolacije. Primer: plastično ohišje, ki nima dotakljivih kovinskih delov in predstavlja dodatno izolacijo glede na vanj vgrajeno tiskano vezje in izolirane kable.
- **Ojačena izolacija** je enoten izolacijski sistem, ki zagotavlja enakovredno stopnjo zaščite kot dvojna izolacija. Ni nujno sestavljena iz enega samega homogenega sloja, temveč lahko vključuje več slojev, pregrad ali razdalj, ki so kot celota dimenzionirani in preskušeni kot ojačena izolacija. Primer je izolacijski sistem med omrežnim primarjem in dostopnim SELV-izhodom napajalnika razreda II ali povečana razdalja med linijami na tiskanem vezju glede na razdaljo osnovne izolacije.

Izolacijo dimenzioniramo glede na nazivno in delovno napetost naprave, pričakovane prenapetosti, prenapetostno kategorijo, stopnjo onesnaženja, materialno skupino izolanta, nadmorsko višino ter zahtevano zračno in plazilno razdaljo. Ta pravila tudi obravnava standard IEC 60664-1 in si jih bomo podrobno pogledali v nadaljevanju.

Varnost električnih naprav pred električnim udarom temelji na načelu dvojnega varovanja: nevarni deli pod napetostjo ne smejo biti dostopni, dostopni prevodni deli pa ne smejo postati nevarni niti ob predvidljivi okvari enega zaščitnega ukrepa. Dostopnost nevarnih delov se preverja s standardiziranimi preskusnimi sondami, med katerimi je najbolj znan členkasti preskusni prst. Ohišje mora tudi po predvidenih mehanskih obremenitvah in odstranitvi delov, ki jih lahko uporabnik odstrani brez orodja oziroma skladno z navodili za uporabo, preprečevati dotik nevarnih delov pod napetostjo. Za servisno osebo je lahko produktni standard določa drugačne pogoje dostopa, opozorila in zaščitne ukrepe. Nevarnost električnega udara pa ni prisotna samo med delovanjem naprave, saj lahko kondenzatorji ostanejo napolnjeni tudi po odklopu napajanja. Standardi zato omejujejo dovoljeno napetost oziroma energijo na dostopnih priključkih po določenem času od izklopa ter zahtevajo ustrezne praznilne upore, zaščitne pokrove ali opozorila.

Standard IEC 61140 razlikuje med osnovno zaščito, ki preprečuje dotik delov pod nevarno napetostjo pri normalnem delovanju, in zaščito ob okvari, ki mora preprečiti nastanek nevarnega stanja tudi v primeru odpovedi enega zaščitnega ukrepa [4]. Standard definira več razredov zaščite pred električnim udarom. V starejših klasifikacijah se pojavlja tudi razred 0, pri katerem ima oprema samo osnovno izolacijo in nima priključka za zaščitni vodnik. Tak koncept za sodobno omrežno opremo praviloma ni sprejemljiv, številni standardi za izdelke pa ga ne dovoljujejo.

Razred I: oprema ima osnovno izolacijo, dotakljivi prevodni deli pa so povezani z zaščitnim vodnikom PE (ang. Protective Earth). Če osnovna izolacija odpove, steče okvarni tok po zaščitnem vodniku, instalacijska zaščita pa mora napajanje odklopiti. Primer take naprave je pralni stroj.

Razred II: oprema nima zaščitnega ozemljitvenega priključka, zato mora biti zaščita zagotovljena z dvojno ali ojačeno izolacijo. Primer je večina majhnih omrežnih napajalnikov oziroma USB polnilnikov.

Razred III: oprema je napajana iz vira SELV (ang. Safety Extra-Low Voltage), torej iz vira ločene varnostne male napetosti,



Slika 2: Simboli zaščitnih razredov električne opreme.

pri kateri v normalnem delovanju in ob eni okvari ne nastopijo nevarne napetosti. Primer je 12-voltna LED svetilka, namenjena priključitvi na ustrezen varnostni izolacijski transformator oziroma napajalnik.

Varnost naprav razreda I je odvisna tudi od pravilno izvedenega zaščitnega vodnika PE in samodejnega odklopa napajanja, ki mora v primeru okvarnega toka po PE vodniku izklopiti vod. Odklop lahko glede na ozemljitveni sistem in velikost okvarnega toka zagotovi varovalka, nadtokovni odklopnik ali naprava na diferenčni tok RCD, pogovorno imenovana tudi FID. RCD meri vsoto tokov v vseh aktivnih vodnikih, ki potekajo skozi njegovo merilno jedro. Če del toka steče po drugi poti, na primer skozi zaščitni vodnik ali človeka v zemljo, je vsota tokov različna od nič in RCD ob prekoračitvi določene vrednosti odklopi tokokrog. RCD lahko glede na zasnovo inštalacije zagotavlja samodejni odklop ob okvari. RCD z nazivnim diferenčnim tokom največ 30 mA se v določenih tokokrogih uporablja tudi kot dodatna zaščita oseb. RCD ne nadomešča osnovne zaščite in praviloma tudi ne zaščitnega vodnika PE, kadar je ta zahtevan.

Izolacijo iz stališča varnosti ne dimenzioniramo zgolj na podlagi napajalne napetosti, temveč na podlagi možnih prenapetostnih dogodkov, ki se lahko zgodijo v omrežju. V ta namen so definirane različne prenapetostne kategorije (CAT I – IV), kot jih navaja standard IEC 60664-1 [3].


V **CAT I** spada oprema, ki je priključena na tokokroge, v katerih so prehodne prenapetosti posebej omejene na nizko raven. Primer so sekundarni elektronski tokokrogi v napravah, ki so od omrežja galvanjsko ločeni in zaščiteni pred prenapetostmi.

V **CAT II** spadajo porabniki, priključeni na fiksno električno inštalacijo, na primer gospodinjski aparati, prenosno orodje in druga oprema.

V **CAT III** spada oprema, ki je del fiksne inštalacije ali razdelilnega sistema, na primer razdelilne omarice, odklopniki, fiksno ožičenje, stikala in vtičnice.

V **CAT IV** pa spada oprema na vstopni točki hišne električne inštalacije, na primer števec električne energije, glavne zaščitne naprave in oprema na priključku na distribucijsko omrežje.

Razlike med prenapetostnimi kategorijami so v pričakovanih nivojih in pogostosti neželenih napetostnih sunkov, ki v omrežju nastanejo zaradi udara strele ali drugih hitrih prehodnih pojavov. Kategorija opisuje mesto uporabe in pričakovano prenapetostno okolje na določenem mestu električne inštalacije. Obvladovanje ravni napetostnih sunkov v posamezni prenapetostni kategoriji praviloma zahteva verigo zaščitnih elementov SPD (ang. Surge Protection Devices) od transformatorske postaje, glavne elektro omarice na objektu, notranje razdelilne omarice



Slika 3: Prikaz prenapetostnih kategorij

z varovalkami do prenapetostne zaščite v vtičnici. Če na enem od teh nivojev prenapetostna zaščita ni ustrezna, se lahko ob udaru strele na naslednjem nižjem nivoju pojavi previsoka napetostni sunek in posledično odpove zaščita in tudi naprave, ki so priključene za njo. Podaljšek z vgrajenim varistorjem zato ne more nadomestiti ustrezno načrtovane prenapetostne zaščite na izvoru in v razdelilnih omaricah.

Pri dimenzioniranju izolacije moramo upoštevati tudi okolje, v katerem bo naprava delovala, kar standard IEC 60664-1 opisuje s **stopnjo onesnaženja – PD 1-4** (ang. pollution degree). Onesnaženje na površini izolacijskih materialov lahko skupaj z vlago omogoči nastanek plazilnih tokov po površinah in električnega preboja. Standard razlikuje štiri stopnje onesnaženja.

- **PD 1** onesnaženja praktično ni oziroma je prisotno le suho in neprevodno onesnaženje, na primer v hermetično zaprtem sklopu, kot je notranjost hermetično zaprtega releja.
- **PD 2** je značilna za večino elektronskih naprav v stanovanjskih, pisarniških in laboratorijskih prostorih, kjer je onesnaženje praviloma neprevodno, vendar lahko zaradi občasne kondenzacije začasno postane prevodno.
- **PD 3** predstavlja industrijske prostore, delavnice in druga okolja, kjer se pojavljata prevoden prah ali pogosta kondenzacija.
- **PD 4** pa pomeni trajno prevodnost zaradi prahu, dežja, snega ali drugih mokrih razmer, kakršne se lahko pojavijo pri nezaščiteni opremi na prostem.

Višja stopnja onesnaženja praviloma zahteva večje plazilne razdalje in primernejše izolacijske materiale. Pri stopnji onesnaženja 4 je treba praviloma uporabiti dodatne ukrepe, ki zmanjšajo onesnaženje neposredno ob izolaciji, na primer ustrezno ohišje, hermetično zapiranje, zalivanje ali drug preverjen zaščitni sistem.

Naslednja z okoljem povezana lastnost naprave je stopnja zaščite, ki jo zagotavlja ohišje, označena s kodo IP (ang. Ingress Protection). Stopnja onesnaženja opisuje mikrookolje neposredno ob izolaciji, medtem ko koda IP opisuje zaščito,

ki jo ohišje zagotavlja pred dostopom do nevarnih delov, vdorom trdnih tujkov in škodljivim vdorom vode. Koda IP je določena v standardu EN 60529 [5].

Prva številka oznake IP označuje zaščito oseb pred dostopom do nevarnih delov in zaščito opreme pred vdorom trdnih tujkov, druga pa zaščito pred škodljivim vdorom vode. Ustrezno zaprto ohišje lahko izboljša mikrookolje v notranjosti naprave, vendar sama oznaka IP še ne določa stopnje onesnaženja, saj je treba upoštevati tudi kondenzacijo, temperaturne spremembe, prezračevanje, staranje tesnil in druge pogoje uporabe. Ni nujno, da ima vsaka naprava, ki spada pod nizkonapetostno direktivo, navedeno stopnjo IP. Naprava za uporabo v suhem notranjem prostoru mora na primer preprečevati dostop s prstom do nevarnih delov, ni pa nujno zaščitena pred vodo. Pri zunanji svetilki, črpalki ali napravi za vlažen prostor pa produktni standard praviloma zahteva ustrezno zaščito pred vodo in pogosto tudi pred prahom.



Slika 4: Prikaz okolij z različnimi stopnjami onesnaženosti

Izpolnjevanje tehničnih zahtev je samo del postopka ugotavljanja skladnosti. Proizvajalec mora opraviti oceno tveganja, pripraviti tehnično dokumentacijo, izvesti ali zagotoviti potrebne preskuse, izdati izjavo EU o skladnosti in na izdelek namestiti oznako CE. Nizkonapetostna direktiva sama po sebi ne zahteva obveznega zunanjega certificiranja vsakega izdelka, odgovornost za skladnost pa praviloma nosi proizvajalec.

Zaključek

Toliko za tokratno številko. V naslednjem prispevku se bomo podrobneje lotili določanja in načrtovanja zračnih in plazilnih razdalj v elektronskih napravah. Videli bomo, da pri določanju razdalj napetost sama predstavlja le enega od vhodnih podatkov. Enako pomembni so prenapetostna kategorija, stopnja onesnaženja, material izolacije in celo nadmorska višina.

Seznam literature

- [1] »Direktiva 2014/35/EU Evropskega parlamenta in Sveta z dne 26. februarja 2014 o harmonizaciji zakonodaj držav članic v zvezi z omogočanjem dostopnosti na trgu električne opreme, ki je načrtovana za uporabo znotraj določenih napetostnih mej«.
- [2] »UREDBA (EU) 2023/988 o splošni varnosti proizvodov«. Pridobljeno: 10. julij 2026. [Na spletu]. Dostopno na: <https://eur-lex.europa.eu/eli/reg/2023/988/oj/eng>
- [3] »IEC 60664-1:2020 | IEC«. Pridobljeno: 10. julij 2026. [Na spletu]. Dostopno na: <https://webstore.iec.ch/en/publication/59671>
- [4] »IEC 61140:2016«. Pridobljeno: 9. julij 2026. [Na spletu]. Dostopno na: <https://webstore.iec.ch/en/publication/23997>
- [5] »Ingress Protection (IP) ratings«. Pridobljeno: 12. julij 2026. [Na spletu]. Dostopno na: <https://www.iec.ch/ip-ratings>
- [6] »IP Zaščita - Kaj pomenijo stopnje zaščite IP (IP44, IPX7...)«. Chameleon. Pridobljeno: 12. julij 2026. [Na spletu]. Dostopno na: <https://www.chameleon.si/blog/ip-zaščita-kaj-pomenijo-stopnje-zascite-ip-ip44-ipx7.html>

IPXX	
TRDNE SNOVI	TEKOČINE
X Naprava ni bila testirana za zaščito pred prahom	X Naprava ni bila testirana za zaščito pred vodo
0 Brez zaščite	0 Brez zaščite
1 Zaščita pred vstopom trdnih delcev s premerom večjim od 50 mm	1 Zaščita pred kapljanjem navzdol
2 Zaščita pred vstopom trdnih delcev s premerom večjim od 12,5 mm	2 Zaščita pred kapljanjem navzdol pod kotom 15°
3 Zaščita pred vstopom trdnih delcev s premerom večjim od 2,5 mm	3 Zaščita pred kapljami, ki padajo pod kotom do 60°
4 Zaščita pred vstopom trdnih delcev s premerom večjim od 1 mm	4 Zaščita pred pršenjem vode iz vseh smeri
5 Zaščita pred vstopom prasnih delcev, ki ne morejo povzročiti škode	5 Zaščita pred vodnim curkom iz vseh smeri
6 Popolna zaščita pred vstopom prahu	6 Zaščita pred pljuskami vode in morja
DODATNE STOPNJE ZAŠČITE	7 Zaščita pred začasno potopitvijo v vodo do 1 metra
F Odporen na olje	8 Zaščita pred trajno potopitvijo v vodo do 3 metrov
H Visokonapetostna naprava	9 Zaščita pred visoko temperaturo, vodo pod visokim pritiskom in paro
M Preizkus vadolesnosti je opravljen v gibanju	
S Preizkus vadolesnosti je opravljen v glasilu	
W Potrebna je dodatna specifikacija zaščitnih ukrepov	

Slika 5 :Stopnje IP zaščite [6]

Uporabite visoko zmogljive ojačevalnike taktnih signalov za ohranjanje časovne integritete sistemov taktnih signalov

DigiKey
Avtor: Rolf Horn

Vezja, plošče in sistemi za aplikacije, kot so brezžične bazne postaje, avtomatizacija proizvodnje, podatkovni centri in medicinsko slikanje, se za usklajevanje svojega delovanja vedno bolj zanašajo na natančne, sinhronizirane taktno signale.

V mnogih primerih je treba taktno signale razdeliti iz enega ali nekaj virov na več ciljnih podvezij in funkcij. To se doseže s topologijo porazdelitve takta, ki vključuje taktni oscilator, pogosto podprt ojačevalnik takta, generatorji takta, filtri za odpravo nihanj in omrežnimi sinhronizatorji.


Čeprav je glavna naloga ojačevalnika takta ravno ojačenje (replikacija signala iz vira, da se ga izolira od vpliva obremenitve, ki jo poganja), razvijalci iščejo tudi razlike med različnimi možnostmi integriranih vezij ojačevalnikov, vključno z razširjenim razcepom takta, pretvorbo napetosti za spremembo nivoja ter združljivostjo in usklajenostjo vhodov in izhodov. Hkrati pa vedno bolj zahtevne aplikacije zahtevajo minimalno nihanje, zamik in porabo energije.

Ta članek obravnava na videz preprosto delovanje ojačevalnikov takta ter zahtevne izzive, s katerimi se soočajo razvijalci pri izbiri in uporabi teh naprav. Nato predstavi primere ojačevalnikov takta podjetja SiTime [1] in pokaže, kako ti rešujejo te izzive.

Vloga ojačevalnika taktnega signala

Omrežje takta, ki se ustvari in razširja znotraj digitalnega sistema, se pogosto imenuje taktno drevo (slika 1). Obstaja tako v diskretnih vezjih kot tudi v celoti znotraj kompleksnega integriranega vezja. Poleg vira takta lahko drevo vključuje tudi ojačevalnike takta, naprave za odpravo nihanj in sinhronizatorje omrežja vzdolž poti do obremenitve. Število komponent in izhodov taktnega drevesa je odvisno od kompleksnosti sistema.

Ojačevalnik zagotavlja pogon in izolacijo, s čimer poskrbi, da obremenitve na končnih točkah zaznavajo taktni signal, ki je



Slika 1: Taktni signal se lahko razporedi neposredno na več uporabnikov takta (levo) ali prek vmesnih ojačevalnikov (desno), da se ohrani integriteta taktnega signala na različnih končnih točkah obremenitve. (Vir slike: Tech Simplified TV/Learn and Design Semiconductors)

glede časovne usklajenosti in celovitosti valovne oblike čim bližje izvirnemu taktu. Ojačevalnik prav tako preprečuje, da bi nihanja v obremenitvi negativno vplivala na izhod primarnega takta in druge točke obremenitve v drevesu.

Nekateri ojačevalniki izvajajo dodatne funkcije. Mednje spada porazdelitev na več bremen (fanout), selektivno preusmerjanje signalov iz ojačevalnika, deljenje frekvence signala s celostevilčno vrednostjo, pretvarjanje formatov ravni signala in pretvarjanje napetostnih ravni.

Začnite s parametri zmogljivosti ojačevalnika

Idealni ojačevalnik takta bi zagotovil potrebno ločitev med virom in bremenom ter hkrati zagotovil dodatni pogonski tok, ki ga breme potrebuje. Vendar pa noben ojačevalnik ni idealen, zato ga je treba ovrednotiti glede na različne vidike zmogljivosti. Glavni dejavniki, ki se upoštevajo pri izbiri ustreznega ojačevalnika taktnega signala, so:

Najvišja delovna frekvenca: To je najvišja vhodna frekvenca takta, ki jo lahko ojačevalnik sprejme in reproducira, pri čemer še vedno dosega določene zmogljivosti.

Zamik pri prenosu (od vhoda do izhoda): Opredeljen je

kot časovni zamik med trenutkom, ko se taktni signal pojavi na vходу ojačevalnika, in trenutkom, ko se ta signal ponovi na izhodu. Če ima taktni signal le eno breme, ta zamik morda ni kritičen; v drugih konfiguracijah pa je lahko pomemben kazalnik kakovosti.

Dodano trepetanje: Nastane zaradi delovanja ojačevalnika in zmanjšuje natančnost takta, kot ga zaznavajo naprave, priključene na ojačevalnik. Lahko povzroči izgubo časovne sinhronizacije in druge neželene učinke.

Zamik med izhodi: To je časovna razlika med več taktnimi izhodi iz enega samega ojačevalnika. Velik zamik lahko povzroči težave s sinhronizacijo med podvezji in izgubo časovne usklajenosti.

Izolacija vhoda: Ta parameter meri sklopitev iz neizbranega taktnega vhoda v aktivno izhodno pot. Velja le za ojačevalnike, ki omogočajo izbiro med več taktnimi viri.

Časi vzpona in padca so med številnimi dejavniki, ki vplivajo na zakasnitev širjenja signala, nihanje in zamik. Počasnejši časi vzpona in padca povzročajo večjo negotovost pri digitalnem preklapljanju ojačevalnika. Hkrati pa lahko hitrejši časi vzpona in padca povzročijo več šuma takta in odboja ozemljitve, kar je škodljivo za delovanje ojačevalnika in splošno zmogljivost sistema.

Da bi zadostili raznolikim potrebam in prednostnim nalogam uporabnikov, podjetje SiTime v svoji visokozmogljivi seriji [2] ponuja široko paleto ojačevalnikov, ki podpirajo frekvence do 2,1 gigaherca (GHz) in so združljivi z več standardnimi vrstami vhodov. Ti ojačevalniki se med drugim odlikujejo po nizki zakasnitvi prenosa, nizkem utripanju (jitter) in majhnem zamiku med kanali.

Tehnične specifikacije se razlikujejo glede na napravo, vendar ta družina vključuje pomnilnike z zamikom med izhodi, ki znaša tipično le 30 pikosekund (ps), aditivnim utripanjem od 50 do 55 femtosekund (fs) RMS ter zakasnitvijo prenosa pod 1,6 nanosekunde (ns).

Podprti tipi in formati vhodnih in izhodnih podatkov

V zelo hitrih vezjih se uporabljajo različne vrste vhodnih in izhodnih signalov. V nekaterih primerih so ti potrebni za ohranjanje združljivosti s preostalim sistemom; v drugih pa se uporabljajo za izboljšanje integritete signala in zmanjšanje šuma. Zaradi teh razlogov se lahko za pretvorbo napetostnih ravni uporabi tudi ojačevalnik takta.

SiTime ojačevalniki takta podpirajo vrsto vhodnih tipov: diferencialno nizkonapetostno pozitivno logiko vezanim emitorjem (LVPECL), nizkonapetostno diferencialno signalizacijo (LVDS), nizkonapetostni komplementarni kovinsko-oksidni polprevodnik (LVCMOS), logiko v tokovnem načinu (CML) (samo z izmenično vezavo), zelo hitro logiko s krmiljenjem toka (HCSL), logiko s serijskim zaključkom (SSTL) ter asimetrične takte. To omogoča, da lahko ti ojačevalniki podpirajo široko paleto virov in vrst takta.

Na strani gonilnika se lahko ojačevalniki povezujejo z načini LVPECL, LVDS, HCSL ali visokoimpedančnim (Hi-Z) načinom.


Zaradi te združljivosti ojačevalniki podpirajo številne zahteve glede signalov v taktnem drevesu.

Da bi omogočili to pretvorbo signala in spremembo napetostne ravni, lahko ojačevalniki iz te visokozmogljive serije delujejo v razponu neodvisnih vhodnih in izhodnih napetosti. Ti vključujejo napajanje jedra z napetostjo 3,3/2,5 volta in neodvisna izhodna napajanja z napetostjo 3,3/2,5 volta, pa tudi delovanje z napetostjo 3,3/2,5/1,8 volta za asimetrični izhodni ojačevalnik LVCMOS.


Izvedba zelo hitrega ojačevalnika z razvejanjem

Ojačevalnik takta za te frekvence je veliko več kot le preprosto digitalno integrirano vezje z neposredno vezavo, ki deluje kot repetitor. Namesto tega deluje v okviru prenosnih vodov, kjer sta impedanca in odboji pomembna dejavnika pri načrtovanju.

Dober primer je SIT92211AI-N [3] (slika 2). Ta 2,1 GHz ojačevalnik z razvejanjem (fanout) z nizkim utripanjem in 10 izhodi ter številnimi možnostmi nastavitve za uporabnika je na voljo v 48-pin QFN ohišju velikosti 7 × 7 milimetrov (mm).



Slika 2: Ojačevalnik takta SIT92211AI-N omogoča uporabniku, da izbere enega od treh vhodov za taktni signal, nato pa izbrani taktni signal razporedi na dva sklopa po pet izhodov. (Vir slike: SiTime)




Slika 3: Prikazana je vezava za izmenično napajanje takta LVCMOS na SiT92211AI-N. (Vir slike: SiTime)

S pomočjo tega ojačevalnika lahko sistem prek povezovanja izvodov izbere taktni vhod iz enega od treh virov: primarnega oscilatorja, sekundarnega oscilatorja ali kristala s frekvenco od 8 do 50 megahertzov (MHz). Primarni in sekundarni vhodi podpirajo tako diferencialne formate kot tudi asimetrične taktne signale. Izbrani taktni signal se lahko razporedi na dva neodvisna sklopa izhodnih vezij, A in B, ter na en LVCMOS izhod.


Na izhodni strani je mogoče izhodne gonilnike vsake banke neodvisno programirati za načine LVPECL, LVDS, HCSL ali Hi-Z. Izhod LVCMOS takta je sinhroniziran z izbranim taktom in ga je mogoče prek krmilnega signala vklopiti ali izklopiti brez motenj.

Obstaja veliko možnih konfiguracij vmesnika med virom takta in ojačevalnikom takta, pri čemer je za vsako potrebno skrbno preučiti podrobnosti izvedbe. V tehničnem listu za SiT92211AI-N je navedenih 10 konfiguracij, za vsako pa je priložena ilustracija in pojasnilo.

Na primer, diferencialni vhod je mogoče ožičiti tako, da sprejema asimetrične LVCMOS nivoje v AC načinu (slika 3). Ta konfiguracija zahteva, da se vsota izhodne impedance gonilnika (R_0) in zaporedne upornosti (R_S) ujema z impedanco prenosne linije. V tehničnem listu je pojasnjena vloga posameznih komponent pri zagotavljanju ustreznega vmesnika in impedančnega ujemanja, kar morda ni očitno manj izkušenim razvijalcem vmesnikov.



Slika 4: Prikazana je konfiguracija za enosmerno vezavo LVCMOS takta na SiT92211AI-N. (Vir slike: SiTime)



Slika 5: Integrirano vezje SIT92184AA-N za ojačevalnik takta, certificirano za uporabo v avtomobilski industriji, zagotavlja osnovno razvejanje 1:4. (Vir slike: SiTime)

V tehničnem listu je prikazano tudi vezje za drugačne zahteve glede vmesnika. V nasprotju z vmesnikom z izmenično vezavo je mogoče diferencialni vhod povezati tako, da sprejema asimetrične LVCMOS taktne signale v DC načinu (slika 4).

Tako kot v prejšnjem primeru tudi ta konfiguracija zahteva, da je vsota R_o in R_s enaka impedanci prenosnega voda.

Ojačenje taktnega signala za avtomobilske sisteme

Sodobni avtomobili so visoko računalniško podprti sistemi. Zaradi tega potrebujejo tudi časovna drevesa za svoje procesorje in za usklajevanje časovnega sinhroniziranja v omrežju. Težava je v zahtevnem okolju, ki zahteva komponente, ki izpolnjujejo ustrezne avtomobilске standarde; za integrirana vezja velja standard AEC-Q100 v enem od več temperaturnih razredov.

Za izpolnitev standarda AEC-Q100 podjetje SiTime ponuja integrirano vezje za ojačevalnik takta SIT92184AA-N [4] (slika 5), napravo s frekvenco 200 MHz in osnovnim razvejanjem 1:4. Ta visoko zmogljiv LVCMOS ojačevalnik takta avtomobilskega razreda 1 (od -40 do 125 °C) ima aditivno fazno utripanje le 50 fs RMS in zelo nizek zamik med izhodi, manjši od 50 ps. Na voljo je v 8-pin DFN ohišju velikosti 2×2 mm in lahko deluje pri napetosti od 1,8 do 3,3 volta.

Posebna značilnost modela SIT92184AA-N je njegova sinhrona funkcija vklopa izhoda (OE) brez motenj, ki preprečuje nepopolne ali nepravilno oblikovane taktne impulze ob vklopu ali izklopu izhodov. Naprava ima tudi nazivno izhodno impedanco 50 Ohmov (Ω), kar poenostavlja zaključevanje v seriji pri pogonu 50 ohmskih prenosnih vodov. Na vhodni strani je treba izbrati vhodni ojačevalnik in morebitni zunanji zaporedni upor tako, da njuna skupna impedanca ustreza prenosni liniji (slika 6).


Zaključek

Delovanje sistemkega takta je konceptualno preprosto, vendar je zagotavljanje, da zelo hitri takt doseže vse obremenitve z neokrnjenim časovnim sinhroniziranjem in prvotno integriteto, hkrati stroga zahteva in izziv. Integrirana vezja za ojačevalnik takta zagotavljajo ojačenje in razširjanje taktnega signala (če je potrebno), da se ohrani vernost taktnega signala od vira do vseh obremenitev. SiTime ponuja paleto ojačevalnikov takta, ki zagotavljajo potrebno zmogljivost za visoke hitrosti, nizko nihanje, majhno zakasnitev in minimalen zaostanek, s čimer zagotavljajo zanesljivo in dosledno delovanje na ravni celotnega sistema.

Viri:

- 1: <https://www.digikey.com/en/supplier-centers/sitime>
- 2: <https://www.digikey.com/en/product-highlights/sitime/high-performance-clock-buffers>
- 3: <https://www.digikey.com/en/products/detail/sitime/SIT92211AI-N/22168395>
- 4: <https://www.digikey.com/en/products/detail/sitime/SIT92184AA-N/22168593>

<https://www.digikey.com>



Slika 6: Prikazana je priporočena povezava vhodnega takta za SIT92184AA-N; upornosti R_o gonilnika vira in zunanja upornost R_s se skupaj prilagodita 50 Ω prenosni liniji. (Vir slike: SiTime)

Inovativna ura s kukavico

Avtor: mag. Vladimir Mitrović
E-pošta: vmitrovic12@gmail.com

V kakšnem tradicionalno opremljenem stanovanju ali hiši še vedno lahko vidite uro s kukavico, ki služi kot okras in spomin na minule čase.

Ura deluje na uteži, njeno merjenje časa pa uravnava nihalo, kukavica pa pokuka iz skrivališča in zapoje, da naznani začetek vsake nove ure (slika 1).

Obstajajo tudi posodobljene replike takšne ure, ki imajo podobno funkcionalnost in prečiščen dizajn, bolj primeren za današnji čas. To nas je navdihnilo, da smo za delavnico STEM (Zadar, 2025) zasnovali tehnološko napredno različico ure s kukavico, ki bo polna detajlov, ki spominjajo na retro ure, a bo opremljena s tehnologijo, ki si je v času njenega nastanka ni bilo mogoče niti zamisliti (slika 2).

Poglejmo na sliki 3 njene osnovne dele!

Kot kazalec ure služi obroč s premerom 170 mm in 60 svetlečimi diodami: svetloba se postopoma prenaša z ene svetleče diode na drugo, tako kot se premika kazalec minut na »pravi« uri. V 60 minutah opravi cel krog, tako da vsaka LED označuje eno od 60 minut.

Za majhen kazalec za ure ni na voljo ustreznega kroga z 12 svetlečimi diodami, zato smo morali tiskano vezje izdelati sami. Na njem je v krogu razporejenih 12 dvobarvnih svetlečih diod s premerom 5 mm, od katerih vsaka predstavlja eno celo uro (glej sliko 3, v sredini). Načelo delovanja je enako: svetloba se postopoma prenaša z ene diode na sosednjo, tako kot se majhen kazalec premika na »pravi« uri. Del z uro vključuje tudi dve manjši LED-ici, ki prikazujeta uro dneva; leva se prižge med 0. in 12. uro, desna pa med 12. in 24. uro.

Štirimestni 7-segmentni displej, nameščen na isti tiskani ploščici, ima več funkcij: odšteva sekunde, prikazuje datum in se uporablja za interaktivno nastavitve ure.



Slika 1: Ure s kukavico so okras in spomin na minule čase.

Uro krmita Arduino Nano in modul za ura (na sliki desno).


Znotraj velikega obroča sta še dva pomembna sestavna dela: servomotor in »angel eye«, tipka z vgrajeno obročasto LED-ico. To tipko uporabljamo za vklop in signalizacijo alarmnega stanja.

Shema krmilnega modula


Shema krmilnega modula ure je prikazana na sliki 4. Sestavljena



Slika 2: Ura s kukavico à la STEM 2025



Slika 3: Ključni deli naše ure



Slika 4: Shema krmilnega modula

je iz Arduino Nano V3, napetostnega regulatorja z integriranim vezjem LM2940, tipk S1–S3 (TIME, DATE in ALARM) ter potenciometra R3. Tipke in potenciometer se uporabljajo za nastavitve ure. Ostane le še snop žic, ki povezujejo vtičnice plošče Arduino Nano s priključki, na katere so pritrjene različne komponente ure. Način, kako so te komponente povezane, je simbolično prikazan na isti sliki.

Prstan z 60 LED-icami se priključi na priključek LED_60. Uporabili smo prstan s »pametnimi« LED-icami WS2812B; na takem prstanu je mogoče barvo in svetlost vsake posamezne LED-ice nastaviti individualno prek ene same krmilne linije (DI).

Priključek ALARM je povezan s tipko za vklop in izklop alarma ter z opozorilno lučko alarma »angel eye«.

Fotopor je priključen na priključek FOTO_R. Njegova upornost se spreminja glede na jakost okoljske svetlobe, kar vpliva na napetost na priključku. Program bo z merjenjem te napetosti posredno lahko določil upornost fotoupora in svetlobi okolja prilagodil svetilnost LED-ic.

Aktivni piskač se priključi na priključek BUZ, pri čemer je treba paziti na polariteto priključkov. Izbrali smo ta tip aktivnega piskača, ker aktivni piskači na splošno oddajajo precej močnejši zvok kot pasivni, mi pa potrebujemo resnično nadležen in dovolj glasen alarm. Piskač pa ima še eno vlogo: vsako uro bo simuliral kukavičje čivkanje, zato ta zvok ne sme biti niti


nadležen niti preveč glasen. S pametno programsko rešitvijo nam je uspelo aktivirati aktivni piskalč tako, da lahko oddaja dva popolnoma različna zvočna signala, čeprav programsko ne moremo vplivati niti na frekvenco niti na glasnost zvoka, ki ga oddaja.

Na konektor ZS-042 se veže istoimenski modul z integriranim vezjem DS3231. Gre za zelo natančno uro, ki komunicira z mikrokontrolerjem prek I2C protokola (vodila SCL in SDA). Pri tej komunikaciji mikrokontroler pridobi trenutni čas in datum iz ure ali vanjo zapiše nove vrednosti. Program še vedno uporablja priključek SQW, na katerem ura ustvarja pravokotne impulze s frekvenco 1 Hz. Da bi zagotovili, da ura v čipu DS3231 deluje tudi ob izklopu napajanja, je na zadnji strani modula ZS-042 nameščeno držalo za litijevo baterijo – to bo zagotovilo, da bodo osnovne funkcije ure ostale aktivne tudi brez »glavnega« napajanja.

Priključka SERVO1 in SERVO2 sta namenjena priključitvi dveh servomotorjev. V končni izvedbi ure je bil za odpiranje vrat in premikanje ptice uporabljen le en servomotor, zato je drugi priključek ostal neuporabljen.

Ploščica s tiskanim vezjem z 12 LED-icami za »uro« in štirime-
stnim zaslonom se priključi na priključek LED_12. To ploščico
bomo podrobneje obravnavali v naslednjem poglavju.

Priključka X1 in X2 na shemi na sliki 4 nista uporabljena. Prvotno



Slika 5: Shema modula ure

sta bila namenjena za krmiljenje delovanja glasovnih modulov. Na tak modul bi bilo mogoče posneti glasovno sporočilo in ga nato po potrebi predvajati. Ker pa za jasno reprodukcijo potrebujemo zvočnik s premerom nekaj centimetrov, smo to idejo opustili – v zasnovi ure preprosto ni bilo prostora za zvočnik.

V spodnjem desnem kotu sheme je prikazan napetostni regulator, ki uporablja integrirano vezje LM2940. Ura se napaja prek omrežnega adapterja z izhodno napetostjo 6,5–9 V in izhodnim tokom 500 mA ali več, napetostni regulator pa zagotavlja stabilno delovno napetost 5 V za porabnike z večjo močjo: servomotorje, zvočni signal in glasovne module (če bi jih uporabljali). Na shemi je še en »nevidni« napetostni regulator; nahaja se na sami plošči Arduino Nano in zagotavlja

stabilno napajalno napetost za mikrokontroler, vse LED-ice in druge manjše porabnike. Tako so napajanja za večje porabnike, ki bi lahko vplivala na delovanje mikrokontrolerja in druge »občutljive« elektronike, popolnoma ločena.

Poudarimo še eno pomembno dejstvo: Arduino Nano ima 22 vhodno-izhodnih pinov, ki so neposredno povezani z 22 pini mikrokontrolerja ATmega328P. Ne glede na to, ali jih uporabljamo kot digitalne vhode ali izhode, so ti pini enaki. Vendar pa imajo pini mikrokontrolerja, na katere so priključeni, tudi različne specifične zmožnosti, ki se razlikujejo od pina do pina. Pri načrtovanju vezja na sliki 4 smo posebno pozornost posvetili priključitvi posameznih komponent na določene pine, da bi izkoristili njihove posebne zmogljivosti. Tako so na primer krmilni

priključki obeh servomotorjev (SIG) priključeni na priključke D9 in D10 plošče Arduino Nano, na kateri lahko mikrokontroler z namenskim vezjem elegantno generira ustrezne krmilne impulze. Enako velja za LED priključek za alarmno tipko, ki je priključena na D5: prek njega lahko mikrokontroler enostavno nadzira svetlost LED-a. Fotoupor in drsnik potenciometra R3 pa sta priključena na vrata A6 in A7, prek katerih mikrokontroler lahko odčitava analogne napetosti.

Shema modula ure

Kot je bilo omenjeno v uvodu, smo za prikaz časa zasnovali tiskano vezje, ki vsebuje 12 dvobarvnih in dve enobarvni LED-ici ter štirimestni 7-segmentni displej. Shema vezja na tej plošči je prikazana na sliki 5.

V skladu s prvotnim konceptom naj bi se dopoldanske in popoldanske ure razlikovale po barvi, zato je bila shema zasnovana za dvobarvne LED-ice. Naročili smo večjo količino rdeče-modrih LED-ic in izkazalo se je, da je vijolični odtonek, ki so ga ustvarile, ko sta bila osvetljena oba segmenta, zelo privlačen... Zato smo se odločili, da bodo diode neprekinjeno oddajale vijolično svetlobo, za razlikovanje med dopoldanskimi in popoldanskimi urami pa smo dodali še dve enobarvni diodi, D17 (AM) in D16 (PM).

Za vkloppljanje in izkloppljanje teh LED-ic je potrebnih skupaj 26 izhodov mikrokontrolerja – več, kot jih ima na voljo. Problem je še večji, ker morajo LED-ice spreminjati svojo svetilnost – število potrebnih krmilnih pinov se je tako povečalo na 76. Morali smo najti primerno integrirano vezje za prikaz na LED-icah! Odločili smo se za TM1637, ki je bil prvotno zasnovan za krmiljenje šestih 7-segmentnih zaslonov s skupno anodo. Na njegove izhode lahko priključimo do 48 LED-ic, od katerih je mogoče vsako krmiliti posamično. Ko mikrokontroler določi, katere LED-ice naj se prižgejo, in nastavi njihovo svetlost,

TM1637 prevzame vse delo v zvezi z zaslonom!

Za nastavev jakosti svetlobe LED-ic smo uporabili dva mehanizma: prvi je vgrajen v sam čip TM1637, kjer lahko izberemo eno od desetih različnih stopenj jakosti, drugega pa smo dodali zunanje z vezjem uporov R5–R7, R8–R10, R13–R15 in R18–R20. Če TM1637 usmerja tok skozi upor R5, bo LED-ica svetila trikrat močnejše kot takrat, ko usmerja tok skozi R6, in sicer zaradi razmerja med njunima upornostma.


Upoštevajte, da kombinacije vrednosti uporov v vseh vezjih niso enake! Poleg tega, da oddajajo lepo vijolično svetlobo, imajo LED-ice, ki smo jih kupili, eno pomanjkljivost: intenzivnosti modre in rdeče svetlobe se pri enakih krmilnih tokovih močno razlikujejo! Zato ima niz uporov za modro barvo 10-krat večje vrednosti (1k, 3,3k, 10k) kot tisti za rdečo barvo (100, 330, 1k).

Intenzivnost AM/PM diod določamo na podoben način.

Ura ima tudi štirimestni 7-segmentni zaslon, ki ga prav tako krmili TM1637. Tako ura vsebuje skupaj tri čipe TM1637, ki mikrokontrolerju v celoti odvzamejo nalogo krmiljenja velikega števila LED-ic. Za komunikacijo z njimi so potrebne le štiri krmilne linije: skupna CLK in tri DTA linije, po ena za vsak TM1637!


Sestavljanje ure

Na sliki 6 je prikazana zasnova tiskanega vezja ure. V resnici gre za tri tiskana vezja, ki so vstavljena eno v drugo. Razlog za takšno zasnovo je naslednji: dimenzije največje plošče so 120×120 mm, kar je določeno s premerom obroča, na katerem so razporejene dvobarvne LED-ice »ure«. V središču te plošče mora biti velika odprtina, skozi katero bo ptica prišla, ko bo izstopila iz ure. Zato je vsa elektronika nameščena na



Slika 6: Tiskana ploščica ure (zgornja in spodnja stran)

robu plošče, a kljub tej omejitvi je plošča praktično prazna. Ker strošek izdelave tiskane-ga vezja ni odvisen od števila komponent, ampak od nje-govih dimenzij, smo osrednji del plošče, ki ga je bilo treba odstraniti, uporabili za na-mestitev krmilne enote ure. Izkoristili smo tudi majhen pravokotni del, ki ga je treba izrezati, saj bo v njem name-ščen štirimestni zaslon: nanj bomo prispajkali piskač!



Slika 7: Modifikacije na modulih

Preden začetno spajkati, moramo na nekaterih modulih opraviti nekaj manjših sprememb. Najpomembnejša med njimi zadeva modul ZS-042 (glej sliko 7 zgoraj): vezje za polnjenje baterije je treba odstraniti s plošče, saj bomo kot rezervni vir napajanja uporabili standardno litijevo baterijo CR2032. To vezje je označeno s rdečim križcem; ga bomo onemogočili tako, da odspajkamo upor ali diodo (oba elementa sta označena s puščicami).

Druge spremembe veljajo enako za vse tri module: ZS-042, štirimestni zaslon in Arduino Nano. Vsi ti moduli so opremljeni z rdečimi LED indikatorji, ki se prižgejo takoj, ko se vklopi napajanje. Naša ura je odprtega tipa in v temi je svetila v vse smeri, kar je odvracalo pozornost od LED-ic zaslona. Da bi izklopili indikatorske LED-ice, moramo odspajkati diodo ali njen upor (označena s puščicami).


Kako postaviti komponente na krmilno in na ploščico ure, prikazujejo fotografije na slikah 8 in 9.

V fazi načrtovanja projekta smo preučili več možnih izvedb ure. Želeli smo, da bi bila ura tako funkcionalna kot tudi neobičajna. V končni rešitvi so tiskana vezja z elektroniko nameščena v odprtem ohišju iz vezanega lesa, povezana pa so z deli, natisnjenimi na 3D-tiskalniku. Udeleženci so ptico oblikovali po lastnem okusu. Ure, izdelane na delavnicah STEM, so bile ponosno razstavljene na zaključni slovesnosti (slika 10).

Program


Delovanje ure nadzira mikrokontroler ATmega328P, nameščen na plošči Arduino Nano. Program mikrokontrolerja je napisan v programskem jeziku Bascom-AVR in je bil prilagojen tako, da ga lahko tukaj podrobneje analiziramo. Opisali bomo le njegove osnovne dejavnosti, ki se ponavljajo:

- Program bo več desetkrat na sekundo prebral stanje izhoda SQW na uri realnega časa (integrirano vezje



Slika 8: Postavljanje komponent na krmilno ploščico

- *DS3231) in čakal na prihod nove sekunde.*
- *Ko se to zgodi, bo program z ure prebral trenutni čas in datum, ju pripravil za prikaz ter ju prikazal na LED-icah in na displeju.*
- *Če je minila cela ura, bo program sprožil servomotor, da bo ptico potisnil iz gnezda, vklopil zvočni signal, ki bo zapiskal tolikokrat, kolikor je predpisano, nato pa bo servomotorju ukazal, naj ptico vrne v gnezdo.*



Slika 9: Postavljanje komponent na ploščico z LED-icami



Slika 10: Ure, ki so jih izdelali udeleženci, so razstavljene na zaključni slovesnosti.

Če se trenutni čas ujema z uro, ko naj bi se alarm sprožil, in je alarm vklopljen, se bo sprožil zvočni alarmni signal.

Poleg tega program redno preverja tipke DATUM, TIME in ALARM (prikazane na sliki 8 spodaj), tako da ob pritisku na katero koli od njih sproži postopke za nastavitev datuma, časa in časa budilke. Nastavitev se izvede z vrtenjem osi potenciometra, izbrana vrednost pa se prikaže na 7-segmentnem in obročnem displeju. V istem ritmu program preveri tudi tipko za vklop/izklop alarma (ta tipka ima vgrajeno obročasto LED-ico, ki prikazuje, ali je alarm vklopljen ali izklopljen) ter upornost fotoupora, da lahko prilagodi svetlost zaslona in vseh LED-ic glede na osvetljenost prostora.

Navodilo za uporabo ure

Normalni način dela

Ura prikazuje čas z osvetlitvijo ustreznih svetlečih diod na majhnem in velikem obroču. Majhen obroč je sestavljen iz 12 svetlečih diod za prikaz ur ter dveh svetlečih diod za prikaz dnevnega časa (0–12 ali 12–24). Veliki obroč je sestavljen iz 60 svetlečih diod za prikaz minut. Štirimestni 7-segmentni zaslon izmenično prikazuje sekunde in datum.

V dnevnem načinu (od 8.00 do 22.00) vsako uro zapoje ptica in se oglasi ura. V nočnem načinu (od 22.00 do 7.00) ptica ne zapoje.

Če je alarm vklopljen, bo ob nastavljenem času zazvonil. Alarm lahko zamaknete ali ga popolnoma izklopite.

Nastavljanje ure

Za nastavitev ure uporabljamo nadzorno ploščo s tremi tipkami in potenciometrom:

- Nastavitev datuma se aktivira s pritiskom na gumb DATE, ki ga je treba držati več kot eno sekundo. Prvi dve številki na 7-segmentnem displeju prikazujeta dan v mesecu, ki ga lahko spremenite z vrtenjem osi potenciometra. Izbiro datuma potrdite s kratkim pritiskom na tipko DATE, nato se na zadnjih dveh številkah 7-segmentnega zaslona prikaže mesec. Mesec spremenimo z vrtenjem osi potenciometra, izbiro pa potrdimo s kratkim pritiskom na tipko DATUM. Leto se zdaj prikaže na 7-segmentnem displeju: z vrtenjem osi potenciometra ga lahko spremenimo v območju 2025–2099. Naslednji pritisk na tipko DATUM shrani vnese ne podatke in vrne uro v normalno delovanje.
- Nastavitev časa se aktivira s pritiskom na tipko TIME, ki jo je treba držati pritisnjeno več kot eno sekundo. Prvi dve številki na 7-segmentnem displeju in majhen obroč prikazujeta ure, medtem ko velik obroč ostane ugasnjen. Ure spreminjamo od 0 do 23 z vrtenjem osi potenciometra, izbiro pa potrdimo s kratkim pritiskom na tipko TIME. Minute se bodo zdaj prikazale na zadnjih dveh mestih 7-segmentnega zaslona, pri čemer se bo prižgala ustrezna LED-ica na velikem obroču. Minute se nastavljajo od 0 do 59 z vrtenjem osi potenciometra. Naslednji pritisk na tipko TIME shrani vnese ne podatke in vrne uro v normalni način. Hkrati se število sekund začne šteti od 0.
- Za vklop nastavitve alarma pritisnite in držite tipko ALARM več kot eno sekundo. Prvi dve številki na 7-segmentnem displeju in majhen obroč prikazujeta ure, medtem ko velik

obroč ostane ugasnjen. Ure spreminjamo v območju od 0 do 23 z vrtenjem osi potenciometra, izbiro pa potrdimo s kratkim pritiskom na tipko ALARM. Minute se bodo zdaj prikazale na zadnjih dveh mestih 7-segmentnega displeja, pri čemer se bo prižgala ustrezna LED-ica na velikem obroču. Minute se nastavljajo od 0 do 59 z vrtenjem osi potenciometra. Naslednji pritisk na tipko ALARM shrani vnese-ne podatke in vrne uro v normalni način. Hkrati se prižge indikator alarma, ki signalizira, da se bo alarm sprožil ob nastavljenem času.

- **Nastavitev jakosti svetlobe:** v ročnem načinu z vrtenjem osi potenciometra, izberete eno od štirih stopenj jakosti svetilnosti LED-ic. V avtomatskem načinu jakost svetilnosti LED-ic nadzira fotoupor glede na jakost okoljske svetlobe. Avtomatski način se izbere s kratkim stikom med pinoma A2 in GND na konektorju X2.

Vklop in izklop alarma

Alarm se nastavlja s tipko z obročasto LED-ico (»angel eye«), nameščeno na sprednji plošči ure. Alarm se vklopi in izklopi s pritiskom in držanjem te tipke. Ko je alarm vklopljen, se obročasta LED-ica prižge, na sedem segmentnem displeju pa se za kratek čas prikaže čas alarma. Opomba: Čas alarma je shranjen v trajnem pomnilniku mikrokontrolerja. Ob prvem zagonu programa ali v primeru poškodbe vsebine pomnilnika bo program ob vklopu alarma samodejno sprožil postopek nastavitve časa budilke.

Če je alarm vklopljen, se bo oglasil, ko se bo dejanski čas prvič ujema z nastavljenim časom alarma. Izklopimo ga lahko s po-

daljšanim pritiskom na tipko ali pa ga preložimo s kratkim pritiskom tipke. Med preložitvijo utripa obročasta LED-ica, alarm pa bo ponovno zazvonil po 5 minutah. Preložitev je mogoče ponoviti večkrat, vendar le, dokler je alarm aktiven. Če v 5 minutah ne pritisnemo tipke za vklop/izklop alarma, bo ta po tem času prenehal piskati, vendar bo ostal vklopljena in bo ponovno zazvonil, ko se bo dejanski čas ujema z nastavljenim časom alarma.

Vzdrževanje ure

Ura deluje v celoti le, če je napajana prek omrežnega adapterja z napetostjo 6,5–9 V. Brez te napetosti se LED-ice in 7-segmentni displej izklopijo, budilka in kukavica ne delujeta, vendar ostanejo vse bistvene nastavitve shranjene, ura pa še naprej vzdržuje pravi čas in datum s pomočjo baterije CR2032 na zadnji strani krmilne plošče. Baterijo je treba redno preverjati in zamenjati, ko njena napetost pade pod 2,5 V (pričakovana življenjska doba baterije je več let).

Demo način

V »demo« načinu program prikazuje preprosto animacijo na LED-icah. Vklopimo ga tako, da kratko sklenemo priključka A1 in GND na konektorju X1.

Opombe: Uro je zasnoval in njeno mehansko konstrukcijo izdelal Zvonimir Lapov-Padovan iz podjetja HZTK, medtem ko so shema vezja, načrt tiskanega vezja in program za mikrokontroler delo avtorja članka. Program za uro, imenovan clock_final.bas, je mogoče brezplačno dobiti v uredništvu revije Svet elektronike!

 Tehniška založba Slovenije

KNJIGE ZA PRVE JESENSKE DNI več kot 30 naslovov...



ponudba knjig
na www.tzs.si
ter na tel:
01 479 02 24

MODRA ŠTEVILKA
 080 17 90

Spletni radio narejen z ESP32

Instructables
Avtor: educ8s.tv

Dragi prijatelji, dobrodošli v novem navodilu! Tokrat bomo izdelali internetni radio z velikim 3,5-palčnim zaslonom, za kar bomo uporabili poceni ploščo ESP32.

Verjeli ali ne, internetni radio lahko zdaj izdelamo v manj kot 10 minutah in za manj kot 30 dolarjev. Imamo veliko za obdelati, zato začnimo!



Pred nekaj meseci sem zaključil projekt Arduino FM Radio [1], ki po mojem mnenju odlično deluje in še bolj izgleda. Če želite videti, kako sem izvedel ta projekt, si lahko preberete navodila tukaj [1]. Problem je, da je ta radio sicer kul, vendar ni praktičen, ker živim v majhnem mestecu na jugu Grčije, kjer velike grške radijske postaje, ki jih najraje poslušam, nimajo oddajnikov. Zato poslušam svoje najljubše radijske postaje prek spleta na svojem prenosnem računalniku ali tabličnem računalniku, kar prav tako ni preveč praktično. Zato sem se odločil, da bom izdelal internetno radijsko napravo, da bom lahko poslušal svoje najljubše radijske postaje iz vsega sveta!

Kot lahko vidite, je prva različica projekta pripravljena na preskusni plošči. Ko ploščo vklopimo, se poveže z internetom in nato predvaja glasbo iz vnaprej določenih radijskih postaj.

Nastavil sem radijsko postajo Real FM iz Aten in s pomočjo teh gumbov lahko spreminjamo radijsko postajo, ki jo poslušamo. Svoje najljubše radijske postaje sem shranil v pomnilnik ESP32, da imam do njih lahek dostop. S tem potenciometrom lahko spreminjam glasnost zvočnika. Ime radijske postaje, ki jo poslušamo, prikažem na velikem 3,5-palčnem zaslonu z retro uporabniškim vmesnikom. Projekt deluje dobro in je zelo enostaven za izdelavo.

Enak projekt lahko zgradite v manj kot 10 minutah, vendar morate imeti nekaj izkušenj. Če je to vaš prvi projekt, razmislite o tem, da najprej zgradite enostavnejšega, da pridobite nekaj izkušenj. Preverite moje navodila za enostavne ideje za projekte in ko se boste bolje seznanili z Arduino, se vrnite k

elektroniki, da zgradite ta kul projekt. Zdaj pa začnimo graditi naš lasten internetni radio.

Pri izgradnji bomo potrebovali naslednje komponente:

- ESP32 - <http://educ8s.tv/part/ESP32>
- MP3 dekodir - <http://educ8s.tv/part/MP3Decoder>
- Izolacijski transformator - <http://educ8s.tv/part/Audio-Transformer>
- Ojačevalnik - <http://educ8s.tv/part/PAM8403>
- 3W zvočnik - <http://educ8s.tv/part/3WSpeaker>
- 3.5« Nextion Display - <http://educ8s.tv/part/Nextion35>
- Tipke - <http://educ8s.tv/part/Buttons>
- Razvojno ploščo - <http://educ8s.tv/part/LargeBreadboard>
- Žice - <http://educ8s.tv/part/Wires>

Skupni stroški projekta znašajo okoli 40 \$, če pa ne uporabljate zaslona, znašajo okoli 20 \$. Neverjetno. S samo 20 \$ lahko zgradimo svoj internetni radio!




Slika 1: Komponente, ki jih potrebujemo za izdelavo spletnega radia

Srce projekta je seveda zmogljiva plošča ESP32. Če je ne poznate, je čip ESP32 naslednik priljubljenega čipa ESP8266, ki smo ga v preteklosti že večkrat uporabili. ESP32 je prava pošast! Ponuja dva 32-bitna procesna jedra, ki delujeta s frekvenco 160 MHz, ogromno količino pomnilnika, WiFi, Bluetooth in številne druge funkcije, vse to pa za ceno okoli 7 dolarjev*!

Oglejte si podrobno oceno, ki sem jo pripravil za to ploščo. Video sem priložil k temu navodilu. Pomagal vam bo razumeti, zakaj bo ta čip za vedno spremenil način, kako izdelujemo stvari! Ena najbolj zanimivih lastnosti ESP32 je, da kljub svoji moči ponuja način globokega spanja, ki porabi le 10 μ A toka. Zaradi tega je ESP32 idealni čip za aplikacije z nizko porabo energije.

V tem projektu se plošča ESP32 poveže z internetom, nato prejme MP3 podatke iz radijske postaje, ki jo poslušamo, in pošlje nekaj ukazov na zaslon.



Slika 2: MP3 dekode in blok shema dekode

MP3 dekode

MP3 podatki se nato pošljejo v MP3 dekode modul prek SPI vmesnika. Ta modul uporablja VS1053 IC. Ta IC je namenski MP3 dekode. Prejme MP3 podatke iz ESP32 in jih zelo hitro pretvori v audio signal.

Audio signal, ki je prisoten na tej audio vtičnici, je šibak in šumeč, zato moramo odstraniti šum in ga ojačati. (Če uporabljate slušalke, signalu ni treba odstraniti šuma ali ga ojačati.) Zato uporabljam izolacijski transformator za odstranjevanje šuma iz audio signala in audio ojačevalnik PAM8403 za ojačenje audio signala, ki ga nato pošljem v zvočnik. Na ESP32 sem priključil tudi dve tipki, da lahko spreminjam MP3 tok, iz katerega dobivamo podatke, in Nextion zaslon, da lahko prikažem radijsko postajo, ki jo poslušamo.

Nextion zaslon

Za ta projekt sem izbral zaslon Nextion, saj je zelo enostaven za uporabo. Za krmiljenje ga je treba priključiti le z enim kablom.




Slika 3: Nextion zaslon

Zaslani Nextion so relativno nov tip zaslonov. Na zadnji strani imajo lasten ARM procesor, ki je odgovoren za krmiljenje zaslona in ustvarjanje grafičnega uporabniškega vmesnika. Zato jih lahko uporabljamo z vsakim mikrokontrolerjem in dosežemo spektakularne rezultate. Pripravil sem podrobno oceno tega zaslona Nextion, v kateri podrobno pojasnujem, kako delujejo, kako jih uporabljati in kakšne so njihove slabosti. Preberete si jo lahko tukaj [2] ali si ogledate priložen video.

Povezava vseh komponent


Zdaj moramo samo še povezati vse komponente v skladu s t shemo. Shema se nahaja na sliki 4. Povezava je preprosta.

Opozoriti pa je treba na dve stvari. Modul MP3 dekode oddaja stereo signal, vendar v tem projektu uporabljam samo en audio kanal. Da bi dobil audio signal, sem audio kabel priključil na audio priključek modula in ga prerezal, da sem razkril štiri žice znotraj. Povezal sem dve žici. Ena od njiju je GND, druga pa audio signal enega od dveh audio kanalov. Če želite, lahko oba kanala povežete z ojačevalnim modulom in krmilite dva zvočnika.



Slika 4: Shema vezav komponent


Vsak audio kanal mora preiti skozi izolacijski transformator, da se odstrani morebitni šum, preden se priključi na ojačevalnik. Alternativa za relativno dragi transformator je vezje, ki ga vidite na sliki 5.



Slika 5: Alternativno vezje, ki ga uporabimo namesto ločilnega transformatorja.

Za pošiljanje podatkov na zaslon moramo priključiti le en kabl na pin TX0 ESP32. Po priključitvi delov moramo naložiti kodo na ESP32 in GUI na zaslon Nextion.


Da naložite GUI na zaslon Nextion, kopirajte datoteko InternetRadio.tft, ki jo bom delil z vami, na prazno SD kartico.



Slika 6: Fotografija povezanih komponent

Vstavite SD kartico v režo za SD kartico na zadnji strani zaslo-na. Nato vklopite zaslon in GUI se bo naložil. Nato odstranite SD kartico in ponovno priključite napajanje.

Po uspešnem nalaganju kode vklopimo projekt. Na zaslonu se za nekaj sekund prikaže besedilo »Connecting...«. Po povezavi z internetom se projekt poveže z vnaprej določeno radijsko postajo. Strojna oprema deluje kot pričakovano (slika 6), zdaj pa si oglejmo programsko opremo projekta.



Slika 7: Zagon ESP spletnega radia

Programska oprema

Najprej vam bom nekaj pokazal. Koda projekta ima manj kot 140 vrstic. Pomislite, s 140 vrsticami kode lahko zgradimo internetni radio z 3,5-palčnim zaslonom, to je neverjetno. Vse to lahko seveda dosežemo z različnimi knjižnicami, ki vsebujejo tisoče vrstic kode. To je moč Arduina in odprtokodne skupnosti. To olajša delo ustvarjalcem.

V tem projektu uporabljam knjižnico VS1053 za ploščo ESP32. Najprej moramo določiti SSID in geslo za Wi-Fi omrežje. Nato moramo tukaj shraniti nekaj radijskih postaj. Potrebujemo URL gostitelja, pot, kjer se nahaja pretočni kanal, in vrata, ki jih moramo uporabiti. Vse te informacije shranimo v te spremenljivke.

```
char ssid[] = »yourSSID«;
```

```
// your network SSID (name) <br>char pass[]
= »yourWifiPassword«;
// your network password</p><p>// Few Radio
Stations
char *host[4] = {»149.255.59.162«,»
radiostreaming.ert.gr«,»realfm.live24.gr«,
»secure1.live24.gr«};
char *path[4] = {»/1«,»/ert-kosmos«,»/real-
fm«,»/skai1003«};
int port[4] = {8062,80,80,80};
```

V tem primeru sem vključil 4 radijske postaje.

V nastavitveni funkciji dodamo prekinitve tipkam, inicializiramo modul MP3 dekodera in se povežemo z Wi-Fi omrežjem.

```
void setup () {
Serial.begin(9600);
delay(500);
SPI.begin();</p><p>
pinMode(previousButton, INPUT_PULLUP);
pinMode(nextButton, INPUT_PULLUP);</p><p>
attachInterrupt(digitalPinToInter-
rupt(previousButton),
previousButtonInterrupt, FALLING);
attachInterrupt(digitalPinToInterrupt
(nextButton), nextButtonInterrupt, FAL-
LING);
initMP3Decoder();
connectToWIFI();
}
```

V loop funkciji najprej preverimo, ali je uporabnik izbral drugo radijsko postajo kot tisto, iz katere pridobivamo podatke. Če je tako, se povežemo z novo radijsko postajo, sicer pa pridobimo podatke iz podatkovnega toka in jih pošljemo MP3 Decoder modulu.

```
<p>void loop() {<br>
if(radioStation!=previousRadioStation)
{
station_connect(radioStation);
previousRadioStation = radioStation;
}

if (client.available() > 0)
{
uint8_t bytesread = client.read(mp3buff,
32);
player.playChunk(mp3buff, bytesread);
}
}</p>
```

To je vse! Ko uporabnik pritisne tipko, pride do prekinitve in spremeni vrednost spremenljivke, ki določa, s katerim podatkovnim tokom se je treba povezati.

```
<p>void IRAM_ATTR previousButtonInterrupt()
{</p><p> static unsigned long last_
interrupt_time = 0;
```



```

unsigned long interrupt_time
= millis();

if (interrupt_time - last_in-
terrupt_time > 200)
{
if (radioStation > 0)
radioStation--;
else
radioStation = 3;
}
last_interrupt_time = inter-
rupt_time;
}

```



Za posodobitev zaslona preprosto pošlje-
mo nekaj ukazov na serijski vmesnik.

```

void IRAM_ATTR previousButtonInterrupt()
{
static unsigned long last_
interrupt_time = 0;
unsigned long interrupt_time = millis();

if (interrupt_time - last_interrupt_time >
200)
{
if (radioStation > 0)
radioStation--;
else
radioStation = 3;
}
last_interrupt_time = interrupt_time;
}

```



Sedaj si oglejmo grafični vmesnik Nextion Display GUI. Nextion GUI sestavljata ozadje in slika, ki prikazuje ime radijske postaje. Plošča ESP32 pošilja ukaze za spreminjanje imena radijske postaje iz vgrajenih slik. To je zelo enostavno. Za več informacij si oglejte navodila za uporabo zaslona Nextion, ki sem jih pripravil nekaj časa nazaj. Če želite, lahko hitro oblikujete svoj grafični vmesnik in na njem prikažete več stvari.

Kot vedno lahko kodo projekta najdete v prilogi [3] k temu navodilu.

Izboljšave in zaključek

Ta projekt je zelo preprost. Želel sem si preprost okvir za projekt internetnega radia, s katerim bi lahko delal. Zdaj, ko je prva različica projekta pripravljena, lahko dodamo številne funkcije, da ga izboljšamo. Najprej moram zasnovati ohišje, v katerem bo nameščena vsa elektronika. Nekaj predlogov se nahaja v slikah na koncu članka.

S8,9



Viri:

- 1: <https://www.instructables.com/id/Art-Deco-FM-Radio-Project-Using-Arduino/>
- 2: <https://www.instructables.com/id/Arduino-Weather-Station-With-a-Nextion-Display/>
- 3: <https://content.instructables.com/FCX/PBTR/JX8T6NF8/FCXPBTRJX8T6NF8.zip>



Povzeto po:

- <https://www.instructables.com/Internet-Radio-Using-an-ESP32/>



* cena je veljala v času pisanja članka, morda se je v vmesnem času že spremenila.

<https://www.instructables.com>

NAROČNIŠKA AKCIJA

NAROČI SE NA REVJO

AKCIJSKA CENA

OB LETNI NAROČNINI Z DARILOM

Letna naročnina na revijo Računalniške novice (21 števil) skupaj z darilom za samo **33,50 €**

Akcija velja do razprodaje zalog! Pomočnik NE velja za podaljšanje naročnine oz. za naročnike, ki so že bili naročeni na revijo v zadnjih 2 letih.

T: 01 620 88 00 M: narocnine@stromboli.si

Računalniške novice

www.racunalniske-novice.com

Računalniške novice

Računalniške novice

SPLETNI NAKUP V DOBI
KUPITE IN IZVAJATE

POKATI TVORNO
HISTORICO POKATI

IZBERI DARILO:

USB ključek,
PowerBank
ali Bluetooth
slika

USB ključek Apple AirPods 128 GB 3.2

PowerBank Igenoss 26 000mAh

Bluetooth slikalet Igenoss ANC-B-F15

NAROČI SE ZDAJ

Monitor

uporaben v domačem
in poslovnem okolju.

Revija, ki **ponuja visoko strokovno IT vsebino
in pregled nad sodobno elektroniko.**

Poglobljeni testi, novice, komentarji, cenovni trendi,
komentarji. **Vse na enem mestu.**



ZAGOTOVITE SI naročnino na 11 številk + 2 posebni izdaji:

www.monitor.si/naroci

LARCSet CW/SSB transiver za 7 MHz: kako sem ga uspel sestaviti in testirati

Avtor: Boštjan Tovšak
email: tovsakb@gmail.com


V reviji Svet elektronike, št. 349, marec 2026, me je pritegnil članek o omenjenem QRP 7 MHz transiverju. Ker (še) nisem radioamater, me je pa ta hobi že od otroštva zanimal, sem naročil komplet in od tu dalje se je razburljiva pot sestavljanja pričela.

Kaj vse se v kompletu nahaja

TIV prihaja z že prispajkanimi SMD elementi. V priloženem kompletu so vsi dodatni pasivni in aktivni elektronski analogni elementi, toroidna jedra, polakirana žica, priključki in čelna plošča. Tudi tubica lepila za zalivanje toroidnih ovojev in lepljenje na TIV ne manjka.

Navodila se najdejo v omenjenem članku revije SE, lahko pa vam jih pošlje tudi prijazen in odzivni urednik revije Jure. V kompletu je tudi čelna plošča.

Pri nakupu kompleta vas opozorijo, da morate imeti radioamatersko licenco, v nasprotnem lahko transiver uporabljate samo za sprejem. Tako mi bo QRP transiver (zaenkrat) služil samo kot sprejemnik.



In kako sem pričel s sestavljanjem

Sledil sem navodilom in najprej pripravil vse potrebno orodje in pripomočke. Po navodilih sem prispajkal konektorje: napajalni priključek, rele in avdio priključke. Pri pozicioniranju avdio priključkov sem ugotovil, da sprednji rob TIV, namenjen čelni plošči, sega predaleč čez avdio priključke. Opazil sem perforirana dela na sprednjem in zadnjem delu plošče. Postalo je jasno, da ju je potrebno odlomiti, drugače čelne plošče ne bo možno montirati na TIV.

Ugotovil sem, da je orientacija elektrolitov C34 in C37 na TIV drugačna kot v navodilih. Malo je bilo tudi zmede glede oznak tuljav na TIV (oznake T1, T2, T3, T12) in pozicij, saj niso bile povsem identične tistim v navodilih. Ampak nič tako kritičnega, da ne bi bilo rešljivo.

Urednik SE Jure mi je v pomoč poslal še poročilo uporabnika, ki je prav tako zagrizel v jabolko QRP. Tam sem zasledil, da bi moral za premik frekvenčnega območja nižje (QRP je namreč frekvenčno predviden za regijo 2) primerno za regijo EU, na tuljavi dodati ovoj več, torej 31 (32) ovojev na toroidu T50-6 za VFO da znižam frekvenco. Ker sem imel toroid že prispajkan in zalepljen na TIV, nisem hotel tvegati poškodbe površine TIV, zato sem

Slika 1: Umerjanje frekvence VFO

poskusno prispajkal na sponke toroida L1 keramični kondenzator 22 pF. Ker je na toroid že priključena kapacitivnost višja od 1000 pF (C1, C2, C3), teh 22 pF (tolerance) ne vpliva bistveno na frekvenčno stabilnost. Uspešno sem premaknil frekvenčno področje toroida med 3,81 MHz in 4,06 MHz (nosilna frekvenca 7,00 – 7,2 MHz za CW in SSB po radioamaterskem priročniku za EU regijo). Tako bi iz mešalne stopnje (razlika frekvenc lokalnega oscilatorja in VFO) pri frekvenci lokalnega oscilatorja 11,056 MHz dobil ustrezno najvišjo frekvenco 7,24 MHz in najnižjo 6,94 MHz.

Več časa kot z navijanjem drobnih toroidov sem potreboval s spajkanjem žice na stereo konektor za mikrofonski oster vid in mirno roko. Po pol ure mi je le uspelo prispajkati te drobne žičke.

Kako sem meril in umerjal frekvenco VFO

Za merjenje sem uporabljal širokopasovni SDR sprejemnik RSP1A. Na vhod sprejemnika sem priključil kratko žično zanke

dolžine cca. 10 cm. Zanko sem približal VFO toroidu. Gumb potenciometra VFO sem postavil v dve skrajni legi in izmeril zgornjo in spodnjo frekvenco (slika 1). Imel sem nemalo težav z nastavitvijo programske opreme, da sem našel iskani signal. Končno mi je uspelo, da sem izklopil vse nepotrebne filtre, nastavljen ustrezen IF (medfrekvenco vzorčenja) in ojačenje.

Za meritev frekvence sem uporabil dva namenska programa: preprostejši HDSDR in zahtevnejši SDR Uno (slike 2, 3 in 4). Uporabil sem ju z namenom reference točnosti meritev. Meritve na enem in drugem so se ujemale.


Kaj pa antena za QRP sprejemnik

Uporabil sem preprost polvalni dipol ($2 \times 10,5$ m) iz UTP kabla (to je bilo edino, kar sem našel v »domači špajzi« :-), vse parice sem vezal skupaj, vključno z alu ovojem), ki sem ga namestil na podstrešju. Ker sem bil omejen z gabariti, sem krake dipola pod pravim kotom upognil na točki približno 4,5 m in speljal vzporedno s zemljo nazaj na razdalji 70 cm od kraka proti napajalni točki dipola (odprtozračni dipol).


Dimenzije odprtozračnega dipola je izračunala UI. Po preverjanju nikakor niso bile pravilno izračunane. Vendar sem vseeno poskusil, kaj se bo zgodilo. In se je. Včasih iz napak tudi kaj nepričakovano nastane. V samem štartu sem dosegel SWR pod 1:1,1 in impedanco neverjetnih 50 Ω . Prvič, odkar sem izdelal par anten, sem videl na SWR metru take vrednosti (seveda je treba meritev jemati z rezervo in upoštevati merilne pogreške). Vendar pa je bila resonančna frekvenca 8 MHz. Očitno neka posrečena kombinacija višine, pozicije, naklona in dolžine antene, pritrjene na ostrešje. Z daljšanjem krakov pa je SWR pričel počasi naraščati. Kljub vsemu je na koncu SWR pristal pri udobnih 1:1,4, 34 Ω in resonančni frekvenci 7,03 MHz (slika 5).

Za računanje in simulacije sem uporabil brezplačni program EZNEC Pro2+ (slika 6). Je malo neroden za risanje, a ko se ga navadiš, gre. Uporablja sistem risanja s pomočjo definiranja koordinat točk. Omogoča izris sevalnega diagrama antene in izris SWR grafa za želeni frekvenčni obseg. Ima tudi dodatne možnosti dodajanja pasivnih elementov (L, C), prilaganja višine antene in še kup različnih parametrov, ki

vplivajo na delovanje in sevanje antene. Pred naložena knjižnica vsebuje večino standardnih modelov anten. Možnost bi bila tudi krajši kraki z vmesnimi zračnimi tuljavami, vendar ima taka antena impedanco 72 Ω in bi moral prilagajati




Slika 2: HDSDR program in zgornja frekvenca VFO



Slika 3: Spodnja frekvenca VFO na HDSDR



Slika 4: Spodnja frekvenca VFO na SDR Uno



Slika 5: Izmerjeni SWR, impedanca in fazni kot za upognjeni dipol (faza nakazuje kapacitivni značaj, malo prekratka antena)


impedanco dodatno kapacitivnostjo oz. induktivnostjo. Zato se za to rešitev zaenkrat nisem odločil. V QR kodi je povezava do spletne strani izračuna takšne antene.

Na spletu (povezava v QR kodi), je rešitev, kako polvalni dipol oblikovati, če vam primanjkuje prostora. Najkrajši pravokotni upogib kraka dipola, vzporedno s tlemi, je od točke napajanja dipola na razdalji $0,5 \times \lambda/4$. Dolžina upognjenega dela za tak krak znaša po podatkih iz grafa minimalno $0,18 \times \lambda/2$. Preostanek žice potegnemo vzporedno z tlemi nazaj proti točki napajanja dipola.


Izvedel sem simulacijo v prej omenjenem programu za računski primer za faktor krajšanja kraka $0,5 \times \lambda/4$ (slika 6) 10 m nad zemljo in enako za primer klasičnega polvalnega dipola (slika 7).

Žal tudi tega pogoja na podstrešju nisem mogel izpolniti. Po več poskusih mi je uspelo SWR spraviti na 1:1,4. Če izračunamo koeficient odboja $\Gamma = (SWR - 1) / (SWR + 1) = 0,17$, je odbita moč $= \Gamma^2 \times 100\% = 2,9\%$. Precej dobro, vsaj teoretično.

Konce upognjenih vzporednih krakov antene sem moral simetrično ustrezno krajšati oz. daljšati, da sem dosegel resonanco pri 7,0 MHz. Za višanje impedance dipola bi mogoče v mojem primeru pomagal tudi premik točke napajanja dipola stran od centra, večja dolžina upognjenega kraka ali pa balun.



Slika 6: Simulacija antene v programu EZNEC Pro, sevalni diagram in SWR na višini 10 m, lomljen dipol s krakoma dolžine 5,25 m in upognjenima deloma dolžine 4,2 m



Vidimo, da je sevalni diagram tipična dipol osmica, ki pa v centru grafa ni preščiipnjena za razliko od klasičnega ravnega dipola. Širina snopa 88° , impedanca pri 7,1 MHz pa 24,6 Ω . Torej za tako višino dipola nad tlemi pričakovano.

Vidimo, da sta sevalna diagrama praktično zelo podobna (88° in 77° širina snopa), tudi SWR se giblje okoli 1:2,3, očitna razlika pa je v impedancah, ki je pri klasičnem ravnem dipolu pri 7,0 MHz bistveno višja, 94 Ω .

Dipol je priključen na RG-58 kabel. Dušenje na razdalji 15 m je približno 0,3 dB. Kljub majhni moči postaje zanemarljivo. Se mi je med testiranjem antene dogodila tudi nesreča. Sprejem je naenkrat postal slab oz.

Slika 7: Simulacija za klasični polvalni dipol (2 x 10,7 m) za frekvenco 7 MHz na višini 10 m

sprejem občutno tišji kljub maksimalno nastavljeni glasnosti. Takoj sem pomislil na težave v NF ojačevalniku. Na srečo ni bilo to.

Na antenskem konektorju je popustil spoj in prišlo je do kratkega stika. Tako je 15 m kabel postal zaprti dipol in je sprejemal, kar je pač sprejemal oz. kjer je imel resonančno frekvenco.

Impedanca nameščenega polvalnega dipola in kakovost sprejema


Kot sem omenil v predhodnem delu, sem tudi po srečnem naključju dosegel SWR 1:1,4. Ob prvi postavitvi sem dipol oblikoval v črko U s simetrično upognjenimi kraki pravokotno in v smeri proti tlam, vendar je bil SWR krepko nad 1:5,0 in impedanca nad 100 Ω . Potem je sledilo upogibanje dipola po prej omenjenem sistemu.

Antena se nahaja na višini okoli 10 m nad zemljo, vendar je približno 6 metrov pod njo že armirana betonska plošča. Zato je izmerjena impedanca relativno nizka in sicer se je ustavila pri 34 Ω , kar pa je občutno bližje 50 Ω kot predhodnih 120 Ω . S sprejemnikom sem v večernih urah ulovil radioamaterja s Francoske Gvajane na SSB frekvenci 7,1 MHz. Dober sprejem za tako majhno in preprosto analogno postajo.


Zadnjo soboto v mesecu marcu so imeli radioamaterji SSB »contest« (slika 8) in sem prisluhnil njihovim pogovorom. S pomočjo spletne strani qrz.com sem poiskal pozivne znake in ugotovil od kod so. Bili so Nemci, Čehi, Poljaki, Italijani, Slovenci in še bi se našlo.

Na SSB sprejemam tudi Bolgare, Ukrajince, Ruse, Hrvate iz Kvarnerja, Romune, Italijane in Srbe. Odprto znanči (bolje rečeno moj cikcak podstrešni) dipol je postavljen v smeri SV – JZ. Zelo dobro slišni pa so tudi signali na CW področju. Mogoče v prihodnosti uporabim dekodeer na računalniku ali pa še bolje, se Morsejeve kode naučim. :-)


Obstaja aplikacija Morse Expert za mobilne naprave z Android sistemom. Poskusil sem in naslonil slušalko z radijske postaje na mikrofona telefona. Žal kljub močnemu signalu CW nisem dobil kaj




Slika 8: Spletna stran qrz.com, »imenik« pozivnih znakov radioamaterjev (nekaj najdenih iz sprejema)



Slika 9: Izmerjena izhodna amplituda v načinu CW oddajanja (v trenutku zajema slike je padla iz 32 Vpp na cca. 20 Vpp).



Slika 10: amplituda izhodnega signala v načinu SSB (skoraj kričanje, 7,4 Vpp)



Slika 11: Del vezja QRP s tranzistorjema Q18 in Q14 in uporoma R90 in R73, ki določata skupno ojačenje signala za mikrofona in za CW

uporabnega. Kopica črk brez pravega reda in smisla ali pa je mogoče kodirano.

Izmerjena oddajna moč

Na antenski vhod QRP-ja sem prikloplil »šop« vzporedno vezanih 1k Ω uporov (samo to sem našel v svoji delavnici), moči 1/4 W s kovinskim filmom (žični niso primerni zaradi induktivnosti). Potrebnihi je bilo dvajset, da sem dosegel skupno moč 5 W in 50 Ω , tj. maksimalno teoretično moč oddajnika pri idealni impedanci bremena 50 Ω .

Sledile so meritve izhodne napetosti. Sondo osciloskopa sem priključil vzporedno na vezan upor na antenskem priključku. Najprej sem meril v področju SSB z elektret mikrofonom in PTT tipko. V mikrofona sem moral kričati, da je sinusoida na ekranu poskočila do slabih 15 - 20 V (podobna ugotovitev drugega uporabnika). Poraba enosmerne moči na usmerniku pa je poskočila na cca. 4,7 W.


Iz meritve sem izračunal izhodno moč oz. efektivno vrednost napetosti. Pri 20 Vpp (močno sem napel vse decibele glasu) je izhodna moč po formuli $((V_{pp}/2) / \sqrt{2})^2 / 50 \Omega$ enaka 1 W. Enosmerne napajalna napetost je bila 12,5 V.

Ob res zelo glasnem govoru, je amplituda Vpp znašala borih 7,5 V ali še manj (slika 10).

Meritev sem ponovil še za CW s tipko. Tu je pri pritisku na tipko signal skakal med 20 in maksimalno 37 Vpp (slika 9), kar pa je bilo še vedno 8 V manj, kot je navedeno v priročniku. Poraba

na enosmernem napajalnem delu je poskočila iz 1 W na 11 W. Izračunana izhodna moč je pri maksimumu Vpp 37 V znašala 3,4 W. Precej manj od obljubljenih 5 W, sploh, ker pri tako majhni moči vsak watt šteje.


Očitno je pri mikrofona težava slabo nastavljena delovna točka vhodnega predojačevalnika. O tem je veliko govora tudi na spletu (povezavo najdete v priloženi QR kodi). Močnostni tranzistor Q14 (za CW) emitorski sledilnik in Q18 (za SSB) v orientaciji s skupnim emitorjem, določata ojačenje vhodnega signala mikrofona oz. CW. Za večje ojačenje je potrebno upora




Slika 12: Arduino Uno razvojna plošča z SI5351



Slika 13: skala v korakih po 10 kHz in 50 Ω bremenom



Slika 14: Razvojno okolje Arduino s terminalskim oknom za nastavljanje frekvence SI5351 s pomočjo tipkovnice in znaka '+' oz. '-'



Slika 15: Signal generator SI5351 na 50 Ω uporu

R73 in R90 zmanjšati oz. povečati. Upornost R90 na kolektorju Q14 (za CW) povečamo na 100 k Ω in upornost na tranzistorju Q18 (za SSB, mikrofonski vhod) na 10 Ω . Če bi pustili R90 nespremenjen na Q14, lahko prekrmilimo CW signal (slika 11). Zaenkrat se tega posega nisem lotil zaradi majhnosti in gostote SMD uporov na TIV, za kar je potrebna lupa in mirna roka. Oddajnika še ne bom uporabljal, bo prej potrebno narediti radioamaterski izpit.

Definiranje skale na gumbu za frekvence


Ker nimam oddajnika, sem v ta namen uporabil Arduino Uno mikrokontroler, ki je ležal nekje v predalu in prosil po programiranju. Nanj sem priključil majhen modul, frekvenčni generator SI5351 s PLL zanko (cca. 3 €) in širokim frekvenčnim razponom od nekaj kHz pa vse do 200 MHz. Na njegov antenski



Slika 16: Postaja v ohišju z originalno čelno ploščo, elektret mikrofonom in PTT tipko



Slika 17: Zadnji del ohišja postaje



Slika 18: Smith-ov diagram impedance, S11, faza in impedančni potek. Vrednosti za pozicijo rdečega markerja pri frekvenci 7,01 MHz. S11 (faktor refleksije na vhodu) pod -25dB, vrednost VSWR (Voltage Standing Wave Ratio) pri -25dB je izmerjena 1.1.

izhod sem priključil 50 Ω breme in izmeril frekvenco (slika 12, nato sem zamenjal breme s kratko zanko 10 cm). SI5351 komunicira z Arduino Uno preko pinov SDA in SCL. Priključimo še napajanje iz razvojne plošče in SI5351 je pripravljen. Preverimo, če imamo v razvojnem okolju Arduino naloženo knjižnico za SI5351, Etherkit SI5351.

Preprost program v Arduino razvojnem okolju (sliki 14 in 15, program najdete v priloženi QR kodi), ki ga je zgenerirala UI in to celo brezhibno, sem naložil v mikrokontroler. Pripravil sem ga za oddajanje v frekvenčnem območju od 6,8 MHz pa do 7,3 MHz. S pritiskom tipke '+' oz. '-' na tipkovnici računalnika sem v terminalnem oknu lahko nastavljal želeno frekvenco generatorja v korakih po 10 kHz navzgor ali navzdol. Pričel sem s pozicijo potenciometra na postaji v skrajni desni legi. Frekvenco generatorja sem nastavil na 7,3 MHz in pričel nižati frekvenco v korakih. Izpis trenutne frekvence sem spremljal na terminalu računalnika. Ko sem v slušalkah zaslišal pisk, sem označil s flomastrom piko pri gumbu (koraki po 10 kHz). Pri tem sem vrtel potenciometer sprejemnika v obratni smeri urnega kazalca v majhnih korakih vse do minimuma. Dobil sem približno skalo za frekvence med 7,2 in 6,9 MHz v korakih po 10 kHz (slika 13). Je pa v področju od 7,2 – 7,1 MHz bilo nekaj več nelinearnosti skale. Od 7,1 MHz navzdol pa so bili zasuki potenciometra skoraj enakomerni za vsak 10 kiloherčni korak.

Na spletu sem zasledil stran [QRP Labs Kits](#), ki ponuja tudi digitalni PLL VFO za QRP, ki lahko nadomesti analogno različico (z manjšim posegom na TIV in menjavo potenciometra in namestitvijo zaslona). Cena (25 USD) je skoraj polovica cene celotnega Larcset kit QRP kompleta. K temu prištejmo poštnino v skoraj enakem znesku, carino in davek, pa naj vsak sam presodi. Zaenkrat bom ostal pri analogni različici, ki mi povsem zadostuje.



In za konec

Definitivno je ta mali QRP transiver vreden pozornosti. Manjše pomanjkljivosti, kot so nizko ojačenje mikrofonskega predojačevalnika, težave zaradi debeline čelne plošče, nekaj pomanjkljivosti v navodilih za frekvenčno nastavitve VFO toroida za EU regijo nas vseeno ne pusti ravnodušnih. Sprejeti zvok v slušalkah je dokaj čist, jasen, brez velikih šumov (povezavo do testnega avdio posnetka na youtube-u najdete v QR kodi). Za AM modulacijo odličen. Tudi stabilnost frekvence je zadovoljiva. Kot piše v navodilih, počakamo kakšnih pet minut, da se vezje segreje na delovno temperaturo in drifta skoraj ni.

Na spletu sem pobrskal še za morebitnim modelom ohišja (STL) in ga tudi našel za točno ta transiver (sliki 16 in 17). Povezavo najdete v QR kodi. S spletnimi modeli STL so ponavadi križi in težave zaradi toleranc. A presenetljivo sem ta model natisnil in se je povsem ujemal z gabariti transiverja. Tiskal sem na 3D tiskalniku s šobo premera 0,8 mm. Ohišje je sestavljeno iz treh delov (sprednjo ploščo že imate, v modelu so še variante sprednje plošče, nosilci za zvočnik in ohišje za mikrofon). Potrebovali boste še štiri vijake $\Phi 3$ mm dolžine cca. 15 mm. Pri montaži boste morali odviti potenciometer za glasnost, da namestite zgornji pokrov. Po montaži ga z rahlim potegom k sebi fiksirate nazaj v luknjo in privijete.

Na koncu sem se pozabaval z izboljšavo SWR polvalnega dipola (krajšanje krakov). Uspelo mi je znižati SWR na 1:1,1 pri resonančni frekvenci 7,01 MHz in impedanci 45 Ω . Tokrat sem meritev opravil s pomočjo programa NanoServer na računalniku, kjer je na večjem ekranu veliko lažje odčitavanje kot nekaj centimetskemu ekranu NanoVNA (slika 18).



Enostaven občutljiv detektor kovin za izdelavo doma

Hackster Inc.
Avtor: Mirko Pavleski


Preprost detektor kovin, ki je izdelan iz standardnih elektronskih komponent, vendar ima zadovoljivo občutljivost.



Slika 1: Točkovni detektor kovin

Točkovni detektor kovin, pogosto imenovan preprosto pinpointer, je majhna ročna naprava, ki se uporablja za natančno lociranje kovinskih predmetov, ki so bili že odkriti v širšem območju z večjim, standardnim detektorjem kovin.

Ko standardni detektor kovin zazna cilj in uporabnik izkoplje luknjo ali odstrani zemljo, se za skeniranje tega majhnega območja uporabi detektor kovin, ki ga popularno imenujemo pinpointer. V enem od mojih prejšnjih videov sem predstavil način izdelave pinpointerja z uporabo Arduino mikrokontrolerja. Tokrat bom predstavil zelo preprost način izdelave takšne naprave brez uporabe mikrokontrolerjev in programov, samo s standardnimi elektronskimi komponentami. Vendar je občutljivost tega pinpointerja enaka in celo presega prej omenjeno, če je pravilno nastavljen. Razlika je v tem, da je bila naprava nastavljena samo s pritiskom na gumb, medtem ko v tem primeru to storimo ročno s potenciometrom.



Slika 2: Izdelan detektor kovin

Ta pinpointer je zelo enostaven za izdelavo in je sestavljen iz več standardnih elektronskih komponent, ki jih lahko najdete v kateri koli povprečni trgovini z elektronskimi komponentami.

To so:


- LM741 operacijski ojačevalnik (ali TL071) × 1
- BC557 PNP tranzistor × 1
- Potenciometer 1 k × 1

- Potenciometer 10 k × 1
- Iskalna tuljava × 1
- Pasivne komponente (upori, kondenzatorji...)

Najprej bom na kratko pojasnil princip delovanja. Del s tranzistorjem in dvema tuljavama predstavlja oscilator s frekvenco približno 20 kHz. Amplitudo tega sinusnega signala je mogoče spremeniti na dva načina. Prvi je s spreminjanjem vrednosti



Slika 3: Električna shema



Slika 4: Meritev signala z osciloskopom

tega niza potenciometrov, drugi pa s približevanjem kovinskega predmeta feritnemu jedru, na katerega sta naviti dve tuljavi. Pri drugem načinu se s približevanjem kovine amplituda signala zmanjša.

Sledi usmernik z dvema diodama in kondenzatorjem, tako da se usmerjena napetost pripelje na inverzni vhod operacijskega ojačevalnika. Na neinverznem vhodu s pomočjo tega delilnika napetosti pripeljemo napetost, ki je blizu napetosti na inverznem vhodu. Sedaj s pomočjo teh dveh potenciometrov nastavimo napetost na priključku 2 tako, da je le malo višja od napetosti na pin 3, in LED ugasne. Ko se kovinski predmet približa tuljavam, se amplituda sinusnega signala zmanjša, prav tako pa se zmanjša napetost na priključku 2, tako da ko ta napetost postane nižja od napetosti na priključku 3, se na izhodu 6 pojavi napetost in LED se prižge, kar dejansko kaže na prisotnost kovine v bližini tuljav. Poglejmo, kako to v praksi izgleda na osciloskopu.

Osciloskop je priključen na izhod oscilatorja, da lahko vidimo njegov izhodni signal. S potenciometri spreminjamo njegovo amplitudo. Sedaj je amplituda konstantna, vendar če približamo kovinski predmet tuljavam, vidimo, da se sorazmerno zmanjša. To lastnost uporabljamo za zaznavanje. Sedaj pogledjmo, kako se ta naprava obnaša v realnih pogojih na kovinskih predmetih različnih dimenzij, tj. njeno občutljivost. Omenimo, da je ta senzor občutljiv na temperaturne spremembe, zato je treba potenciometre pogosteje nastavljanje, da dosežemo največjo občutljivost.

Po vklopu detektorja premikamo potenciometer za grobo nastavitvev, dokler LED ne ugasne. Nato s potenciometrom FINE natančneje nastavimo prag tik pred tem, ko se LED prižge. V

tem trenutku je detektor kovin pripravljen za uporabo.

Prednost zgoraj omenjenega pinpointerja v primerjavi s tistim narejenim z mikrokontrolerjem Arduino je, da je ta nastavitvev hitrejša in enostavnejša ter se izvede s kratkim pritiskom na gumb.

In na koncu članka še kratek zaključek. To je izredno preprost detektor kovin, ki je izdelan iz standardnih elektronskih komponent, vendar ima zadovoljivo občutljivost, saj zazna majhen kovanec na razdalji 4–5 cm, večji predmet pa na razdalji 7–8 cm in več.

Povzeto po:

- <https://www.hackster.io/mircemk/diy-simple-sensitive-pinpointer-metal-detector-f61240>

<https://hackster.io>



Slika 5: Nastavitev detektorja kovin

Uvod v načrtovanje implementacije kompleksnih digitalnih sistemov na FPGA

Avtor: Klemen Bravhar
email: bravhar.klemen@gmail.com

Sodobni digitalni sistemi zahtevajo vedno večjo procesno moč, nizko zakasnitev in visoko stopnjo prilagodljivosti.

V tem okolju igrajo ključno vlogo polja programabilnih logičnih vrat oziroma FPGA vezja (ang. Field Programmable Gate Arrays). Za razliko od klasičnih procesorjev, kjer programsko opremo prilagajamo fiksni arhitekturi, nam FPGA omogoča, da strojno opremo dobesedno »ukrojujemo« po meri specifične naloge. Vendar pa pot od ideje do delujočega silicija ni neposredna; zahteva strukturiran in večplasten pristop.

Arhitekturna zasnova kot temelj uspeha: Pri večini projektov, še posebej tistih z visoko stopnjo kompleksnosti, se proces ne začne s pisanjem kode, temveč z načrtovanjem visokonivojske arhitekture. V tej fazi inženirji določijo pretok podatkov, hierarhijo modulov in komunikacijske protokole. Brez premišljene arhitekture tvegamo, da bo končni dizajn neučinkovit, težaven za razhroščevanje ali pa sploh ne bo dosegel zahtevanih specifikacij. Ko je načrt potrjen, sledi njegova realizacija v digitalno obliko z uporabo opisnih jezikov strojne opreme, med katerimi še vedno prevladuje VHDL.

Več kot le koda: Prehod v fizični svet

Pogosta zmotna začetnikov je prepričanje, da je pisanje sintaktično pravilne VHDL kode zadnji korak pred zagonom sistema. V resnici je to le polovica opravljenega dela. Digitalno vezje v VHDL jeziku obstaja v idealiziranem, abstraktnem svetu, medtem ko mora končni izdelek delovati na fizičnem čipu z omejenimi viri. Tu nastopi kritični element načrtovanja: datoteka z omejitvami (ang. *constraint file*).

Brez te datoteke razvojno orodje nima informacij o tem, kako naj virtualni dizajn preslika v realnost. Datoteka z omejitvami definira:

- **Fizično lokacijo:** Na kateri pin čipa je povezan določen vhod ali izhod?
- **Uporabo virov:** Katere notranje komponente (npr. DSP bloki, RAM bloki) naj se uporabijo in kje v strukturi čipa naj bodo postavljene.
- **Električne standarde:** Kakšne napetostne nivoje in hitrosti morajo podpirati vhodno-izhodne enote.
- **Časovno skladnost (Timing Closure):** Morda najzahtevnejši del implementacije, zlasti pri sekvenčnih vezjih, pa je doseganje časovne skladnosti (ang. *timing closure*). V svetu visokih frekvenc signali potrebujejo določen čas, da prepotujejo pot od enega pomnilnega elementa do drugega. Če so te poti predolge ali če so zakasnitve (ang. *skew*) prevelike, sistem ne bo deloval zanesljivo.

Z uporabo datoteke z omejitvami orodju postavimo stroge časovne okvirje, v katerih morajo signali doseči svoj cilj. Doseganje teh zahtev je pogosto iterativen proces, ki zahteva globoko razumevanje tako arhitekture kot tudi fizikalnih lastnosti izbranega FPGA vezja. Le s popolnim usklajevanjem kode, arhitekture in fizičnih omejitev lahko zagotovimo, da bo končni digitalni sistem deloval robustno in brez napak.

V pričujočem članku se bomo poglobili v praktično uporabo datotek z omejitvami (ang. *constraints file*), ki so nepogrešljiv del načrtovanja digitalnih sistemov. V prvem delu se bomo osredotočili na konfiguracijo vhodno-izhodnih (I/O) enot. Spoznali bomo, kako pravilno določiti fizične pine na FPGA vezju, ter definirati električne lastnosti, kot so napetostni nivoji (npr. LVCMOS33), hitrosti preklapov (ang. *slew rate*) in zmogljivost krmiljenja (ang. *drive strength*).

Nadalje bomo obravnavali osnove časovne skladnosti. V tej sekciji bomo pojasnili, kako v datoteko z omejitvami zapisati definicije ur (ang. *clock constraints*), ki so nujne, da razvojno orodje zagotovi pravilno delovanje sekvenčnih logičnih povezav znotraj zastavljenih časovnih okvirov.


Iz vsebine tokratnega prispevka smo namenoma izpustili napredne tehnike fizične postavitve internih komponent, kot so namenski bloki za digitalno obdelavo signalov (DSP) ali pomnilniški bloki (BRAM). Ročna razporeditev teh elementov na specifične lokacije znotraj silicijeve strukture je namreč kompleksna naloga, ki zahteva predhodno poznavanje arhitekture samega FPGA vezja in je primerna za zahtevnejše optimizacije.

Ker trg FPGA tehnologij ponuja pestro izbiro razvojnih okolij, od katerih ima vsako svoje specifične sintaktične zahteve za zapis omejitev, bomo v naših primerih uporabili okolje AMD Vivado. To orodje uporablja standardni format XDC (ang. *Xilinx Design Constraints*), ki temelji na industrijskem standardu SDC (*Synopsys Design Constraints*), kar pomeni, da bo pridobljeno znanje v veliki meri prenosljivo tudi na druga sorodna orodja.

Praktični primer: Veriga negatorjev za preizkus časovnih omejitev

Da bi v praksi najbolje ponazorili izzive, s katerimi se srečujejo

načrtovalci digitalnih sistemov pri zagotavljanju časovne skladnosti, si bomo ogledali namerno zasnovan, a poučen primer. Uporabili bomo vezje, ki na prvi pogled deluje trivialno, vendar v svoji strukturi skriva ključno težavo za algoritme postavitve in usmerjanja (*place and route*).



Slika 1: Testno vezje

Arhitektura testnega vezja

Naše testno vezje (slika 1) temelji na dveh sekvenčnih elementih – registrih tipa D-flip-flop (DFF). Prvi (izvirni) register ob naraščajoči fronti sistemske ure zajame podatek z vhodnega priključka (pina *d_in*), drugi (ponorni *d_out*) register mora ta podatek varno shraniti ob naslednji fronti ure (*clk*).

Ključni del primera se nahaja med njima: v to kombinatorno pot bomo vstavili verigo stotih zaporedno vezanih logičnih negatorjev (vrat NE). Da bi zagotovili celovitost poti, smo izhod drugega flip-flopa povezali s fizičnim izhodnim priključkom na čipu. Primer VHDL kode se lahko najde na github.com [1].

Implementacija v okolju AMD Vivado: Pri implementaciji v orodju AMD Vivado moramo biti pozorni na napredne algoritme za optimizacijo. Ker bi orodje hitro ugotovilo, da sto zaporednih negatorjev logično ustreza zgolj eni negaciji (ali celo neposredni povezavi, če bi bilo število vrat sodo), bi celotno verigo med postopkom sinteze odstranilo. Da to preprečimo in orodje prisilimo v dejansko uporabo fizičnih virov čipa (tabel LUT), bomo v kodi uporabili atribut `DONT_TOUCH`.

S tem preprostim, a učinkovitim primerom bomo v nadaljevanju analizirali poročila o časovnih parametrih (*timing reports*) in opazovali, kako se orodje trudi – ter včasih spodleti – pri poskusu umeščanja takšnega načrta v tesne časovne okvirje sodobnih FPGA vezji.

Praktični primer uporabe datoteke omejevanja za vhodno izhodne priključke

Kot je razvidno iz zgornje sheme, smo za naš praktični primer uporabili vhodne in izhodne signale, ki so poenostavljeni in omejeni na en sam bit. Čeprav so v kompleksnejših projektih ti signali pogosto del širših podatkovnih vodil, nam enobitna zasnova omogoča lažji fokus na same fizikalne omejitve.

V strokovni literaturi je pogosto poudarjeno, da je ena največjih prednosti vezij FPGA prav izjemna prilagodljivost njihovih vhodno-izhodnih priključkov (pinov). Ti priključki služijo kot

most med notranjo logiko vezja in zunanjim svetom, zato se morajo prilagajati specifičnim zahtevam tako pasivnih kot aktivnih komponent, ki so fizično povezane s vezjem FPGA.

Poleg standardnih nastavitev napetosti in toka, datoteka z omejitvami določa naslednje ključne fizikalne lastnosti:

- **Bidirekcionalnost (Dvosmernost):** Mnogi protokoli, kot sta I2C ali krmiljenje zunanjih pomnilnikov, zahtevajo, da isti pin deluje tako kot vhod kot izhod. Te bidirekcionalne priključke v jeziku VHDL definiramo s tipom *inout*. Ključ do njihovega delovanja je stanje visoke impedance (označeno z 'Z'), ki fizično odklopi izhodni gonilnik in priključku omogoči, da »posluša« signale, ki jih pošiljajo druge komponente na istem vodilu.
- **Napetostni nivoji in standardi:** I/O enote podpirajo standarde, kot so LVCMOS, LVTTL ali SSTL. Izbira je odvisna od napajalne napetosti banke (npr. 1,8 V, 2,5 V ali 3,3 V).
- **Diferenčni pari:** Za visoke hitrosti prenosa podatkov lahko pini delujejo v parih (npr. standard LVDS). Tukaj se informacija prenaša kot napetostna razlika med dvema priključkoma, kar drastično zmanjša vpliv elektromagnetnega šuma in omogoča večje hitrosti.
- **Izhodni tok (Drive Strength):** V datoteki z omejitvami lahko določimo, kolikšen tok lahko posamezen priključek v izhodnem načinu dostavi (npr. 4 mA, 8 mA, 12 mA), kar vpliva na integriteto signala.
- **Hitrost preklopa (Slew Rate):** Določimo lahko, kako strme so fronte signala. Hitrejši prekop je nujen za visoke frekvence, medtem ko počasnejši prekop (Slow) zmanjšuje odboje in elektromagnetne motnje (EMI).
- **Notranji upori (Pull-up/Pull-down):** Programsko lahko aktiviramo notranje upore, ki poskrbijo, da signal ne »lebd« v nedoločenem stanju (ang. *floating*), ko na vodilu ni aktivnega krmiljenja.


V našem primeru bomo na poenostavljenem vezju definirali vhodne in izhodne priključke glede na specifikacije razvojne plošče Arty 7 [2] katere glavna komponenta je FPGA AMD Artix-7 (XC7A100T-1CSG324C). Če se osredotočimo na pina B9 in H5, nam priključek B9 služil kot vhod (*d_in*) povezan s stikalom. Nahaja se na banki 16, ki je napajana z napetostjo 3,3 V. Medtem ko priključek H5 nam bo služil kot izhod (*d_out*) povezan na LED in se nahaja na banki 35, kjer znaša napajalna napetost 3,3 V.

Poleg podatkovnih signalov ne smemo pozabiti na ključni vhodni urin signal (*clk*). Ta je povezan z oscilatorjem IC2 z generirano frekvenco 100MHz, katerega izhod je povezan na FPGA-ajev priključek E3. Tudi ta se nahaja na banki 35 z napajalno napetostjo 3,3 V. Različne napetosti na bankah so kritičen podatek, saj moramo v orodju pravilno nastaviti standarde I/O (npr. LVCMOS33 ali LVCMOS18), da ne poškodujemo komponent.

Načini vnosa omejitev v projekt

Omenjene lastnosti lahko v projekt Vivado vnesemo na dva načina:

- **Grafični vmesnik (GUI):** Ta način je uporabniku prijazen in



Slika 2: Slika prikazuje grafični vmesnik orodja AMD Vivado v načinu 'I/O Planning', ki uporabniku omogoča določanje razporeditve in lastnosti vhodno-izhodnih priključkov. Kvadrant 1 prikazuje ime priključka in njegovo smer (vhod ali izhod), kvadrant 2 izbrani priključek na ohišju integriranega vezja (Package Pin), kvadrant 3 pa pripadajočo banko (I/O Bank). V četrti kvadrantu vnašamo napetostne nivoje (I/O Standard), v petega izhodni tok v miliamperih (Drive Strength), v šestega hitrost preklopa izhoda (Slew Rate), v zadnja dva pa vrsto terminacije na čipu (On-chip Termination) oziroma izven njega (Off-chip Termination).

intuitiven, saj Vivado na podlagi naših klikov samodejno generira ustrezno datoteko z omejitvami.

- Ročni zapis (XDC datoteka): Če poznamo pravilne ukaze (Tcl), lahko datoteko z omejitvami spišemo sami, kar nam omogoča hitrejše delo pri večjem številu priključkov.

Vnos preko grafičnega vmesnika izvedemo po naslednjem postopku: Najprej zaženemo sintezo načrta (Run Synthesis). Ko se postopek zaključi, izberemo možnost za odpiranje rezultatov sinteze (Open Synthesized Design). V zgornji orodni vrstici nato spremenimo pogled na Layout -> I/O Planning. Odprlo se bo okno, ki je prikazano na sliki 1, kjer lahko za vsak pin določimo njegovo lokacijo (Package Pin) in napetostni standard (I/O Std).

Po določitvi vseh lastnosti in fizične razporeditve vhodno-izhodnih priključkov nastavitve shranimo, nakar orodje samodejno generira datoteko omejitev (angl. Constraint File) s končnico .xdc. Ta datoteka predstavlja ključen most med vašo kodo in strojno opremo, saj določa, na katere fizične priključke FPGA vezja se bodo povezali signali iz načrta. Pri obsežnejših in zahtevnejših projektih načrtovalci te datoteke pogosto urejajo ali pišejo ročno, saj to omogoča hitrejše spreminjanje parametrov in natančnejše določanje časovnih omejitev, ki so nujne za stabilno delovanje kompleksnih digitalnih sistemov. Sedaj ko smo določili lastnosti in pozicijo vhodno izhodnih priključkov

```
/home/kbra/temp/Neg_constraint/Neg_constraint.srcs/constrs_1/new/zakasnilni_cleni.xdc

1 set_property PACKAGE_PIN E3 [get_ports clk]
2 set_property PACKAGE_PIN B9 [get_ports d_in]
3 set_property PACKAGE_PIN H5 [get_ports d_out]
4 set_property IOSTANDARD LVC MOS33 [get_ports clk]
5 set_property IOSTANDARD LVC MOS33 [get_ports d_in]
6 set_property IOSTANDARD LVC MOS33 [get_ports d_out]
7 set_property SLEW FAST [get_ports d_out]
8 set_property DRIVE 12 [get_ports d_out]
```

Slika 3: Prikazuje zgeneriran Constraint file zakasnilni_cleni.xdc, ki definira vhodna in izhodna priključek

lahko shranimo in nam bo orodje zgeneriralo datoteko omejitev z končnico ».xdc«. To datoteko lahko napišemo tudi kadar so projekti bolj zahtevni in kompleksni. V našem primeru je zgeneriral datoteko z imenom zakasnilni_cleni.xdc in zgleda kot prikazuje slika 3.

Časovne omejitve (Timing constraints)

Nato se posvetimo časovnim izzivom (angl. timing challenges), ki predstavljajo enega najzahtevnejših vidikov načrtovanja vezji FPGA. Podobno, kot vsa druga integrirana vezja, so tudi FPGA omejena z najvišjo delovno frekvenco, pri kateri implementirana digitalna struktura še zagotavlja zanesljivo in stabilno delovanje.

S tem namenom mora načrtovalec digitalnih sistemov poglobljeno razumeti soodvisnost med posameznimi logičnimi sklopi. Vsaka logična funkcija, ki se izvede znotraj iskalnih tabel (LUT), in vsaka fizična povezava med njimi, namreč vnašata določeno zakasnitev širjenja signala (angl. *propagation delay*). Ko načrtujemo sisteme, ki delujejo pri visokih frekvencah, postane ključno obvladovanje t.i. 'kritične poti' (angl. *critical path*). To je najdaljša pot, ki jo mora signal preteči med dvema registroma v enem urnem ciklu. Če je ta pot predolga, signal ne doseže cilja pravočasno, kar privede do napak v delovanju. Zato je za uspešno implementacijo kompleksnih struktur nujno poznavanje arhitekture FPGA vezja in optimizacija kode za doseganje zahtevanih časovnih parametrov.


Pri načrtovanju visokofrekvenčnih FPGA sistemov se moramo soočiti z dvema kritičnima parametroma: Setup time T_{setup} in Hold time T_{hold} .

Setup time določa, kako dolgo mora biti signal stabilen pred prihodom urnega takta. Če je naša logična pot (npr. veriga 100 negatorjev) prepočasna, signal ne doseže ciljnega registra pravočasno, kar povzroči t.i. setup violation. Po drugi strani pa Hold time zahteva, da signal ostane nespremenjen še kratek čas po udarcu ure, kar preprečuje napake pri samem vpisu podatka.

V orodju Vivado te omejitve spremljamo preko parametra Slack. Če je Slack negativen, pomeni, da smo kršili časovne pogoje in da naš dizajn pri izbrani frekvenci ne bo deloval zanesljivo. Rešitev v takšnih primerih je bodisi znižanje frekvence ure bodisi uporaba tehnike 'pipelining', kjer logično pot razbijemo na več manjših delov z dodatnimi registri (v tem primeru moramo paziti na funkcionalno skladnost).

Primer izračuna časov priprave in zadržanja (Setup and Hold time)

Čeprav vsa sodobna orodja za načrtovanje vezij FPGA te izračune izvajajo samodejno, je za razumevanje sporočil o neuspešnem časovnem zapiranju projekta (*timing closure*) nujno poznavanje teorije o izračunavanju časov priprave (ang. Setup) in zadržanja (ang. Hold). Spodnja Slika 4 prikazuje časovne zakasnitve posameznih komponent in povezav med njimi, ki ključno vplivajo na stabilnost sistema.



Slika 4: Primer izračuna Setup in Hold časa [3]

Čas zadrževanja - Hold time

Pri izračunu časa zadržanja (ang. *Hold time*) v digitalnem vezju moramo upoštevati dve različni poti. Prva je podatkovna pot (ang. *data path*), ki poteka preko sekvenčnih vezij in kombinatorne logike, druga pa je pot urnega signala (ang. *clock path*). Da pravilno izračunamo časovno rezervo (ang. *Hold Slack*), moramo analizirati najslabši možni scenarij: upoštevati moramo najkrajšo (najhitrejšo) možno zakasnitev na podatkovni liniji in najdaljšo (najpočasnejšo) zakasnitev na poti ure.

Zakasnitev ure:


$$T_{\text{clk}} = t_{\text{max1}} + t_{\text{maxbuff}} + t_{\text{max3}} + t_{\text{holdff2}} = 3\text{ns} + 9\text{ns} + 3\text{ns} + 2\text{ns} = 17\text{ns}$$

Zakasnitev podatkovne poti:

$$T_{\text{d}} = t_{\text{min2}} + t_{\text{min_clk-2-q_ff1}} + t_{\text{min4}} + t_{\text{min_neg}} + t_{\text{min5}} = 1\text{ns} + 9\text{ns} + 1\text{ns} + 6\text{ns} + 1\text{ns} = 18\text{ns}$$

$$T_{\text{hold}} = T_{\text{d}} - T_{\text{clk}} = 18\text{ns} - 17\text{ns} = 1\text{ns}$$


Ker je vrednost T_{hold} večja od 0, na podatkovni poti ni kršitev časa zadržanja. V primeru, da bi bil zahtevan čas zadržanja $T_{\text{hold_ff2}}$ na primer 4ns namesto 2ns, kar bi $T_{\text{clk_max}}$ povečalo na 19ns, bi bila vrednost negativna -1ns. To bi pomenilo časovno napako, ki bi jo bilo treba odpraviti, saj bi se podatek na vhodu drugega sekvenčnega vezja spremenil prehitro.



Slika 5: Primer izračuna Časa Zadrževanja - Hold time

Čas priprave - Setup time

Podobno kot pri času zadržanja moramo tudi pri analizi časa priprave (ang. *Setup time*) podrobno pregledati vezje, vendar z nekoliko drugačnim pristopom. Upoštevati moramo ravno obratne pogoje kot v prejšnjem primeru: pri analizi časa priprave iščemo »najslabši možni scenarij« za hitrost delovanja. To pomeni, da moramo na podatkovni poti upoštevati najdaljše (maksimalne) zakasnitve, ki jih prispevajo komponente in povezave, na poti urinega signala pa uporabimo minimalne zakasnitve



Slika 6: Primer izračuna Časa priprave – Setup time

Zakasnitev ure

$$T_{clk} = t_{freq} + t_{min1} + t_{minbuff} + t_{min3} - t_{setupff2} = 15ns + 2ns + 5ns + 2ns - 4ns = 20ns$$

Zakasnitev podatkovne poti:

$$T_d = t_{max2} + t_{max_clk-2-q_ff1} + t_{max4} + t_{max_neg} + t_{max5} = 2ns + 11ns + 2ns + 9ns + 2ns = 26ns$$

$$T_{setup} = T_{clk} - T_d = 20ns - 26ns = -6ns$$

V tem primeru orodje ni uspelo časovno zapreti projekta, saj je bila vrednost *Setup Slack* manjša od 0. Da bi to popravili, bi morali povečati periodo urinega signala s 15 ns na 22 ns, kar bi *Setup Slack* postavilo na vrednost 1 ns.

Definiranje časovnih omejitev v okolju Vivado

Frekvenco ure oziroma časovne omejitve lahko v Vivadu definiramo na dva načina: preko grafičnega vmesnika ali pa z neposrednim vpisom v datoteko omejitev (XDC file).

- Preko grafičnega vmesnika: Najprej poženemo in odpremo sintezo načrta (*Synthesized Design*). V zgornji orodni vrstici


izberemo Tools -> Timing -> Edit Timing Constraints.

- Ustvarjanje ure: V oknu, ki se odpre, pod razdelkom Create Clock določimo ime ure, njeno periodo in pripadajoči vhodni priključek (port).
- Shranjevanje: Ko vnesene parametre potrdimo in shranimo, orodje samodejno posodobi datoteko omejitev (v našem primeru *zakasnilni_clen.xdc*) s pripadajočo ukazno vrstico *create_clock*.

Ta proces je ključen za vsakega razvijalca, saj orodju Vivado sporoči, kakšna so naša pričakovanja glede hitrosti vezja, na podlagi česar lahko sintetizator poskuša optimizirati postavitev komponent na FPGA vezju.

Praktični primer: Veriga 100 negatorjev

Za praktično demonstracijo smo uporabili vezje z github.com [1], ki vsebuje verigo 100 zaporedno vezanih negatorjev, umeščenih med dve sekvenčni komponenti. Glavni namen takšne konfiguracije je umetno ustvariti ekstremno dolgo kritično pot (ang. *critical path*). V digitalni tehniki vsaka logična vrata, ne glede na njihovo tehnološko naprednost, prispevajo



Slika 7: Primer kreiranja časovne omejitve (frekvence) projekta z pomočjo grafičnega vmesnika

```
/home/kbra/temp/Neg_constraint/Neg_constraint.srcs/constrs_1/new/zakasnilni_cleni.xdc
```

```
1 set_property PACKAGE_PIN E3 [get_ports clk]
2 set_property PACKAGE_PIN B9 [get_ports d_in]
3 set_property PACKAGE_PIN H5 [get_ports d_out]
4 set_property IOSTANDARD LVCMOS33 [get_ports clk]
5 set_property IOSTANDARD LVCMOS33 [get_ports d_in]
6 set_property IOSTANDARD LVCMOS33 [get_ports d_out]
7 set_property SLEW FAST [get_ports d_out]
8 set_property DRIVE 12 [get_ports d_out]
9 create_clock -period 40.000 -name clk -waveform {0.000 20.000} [get_ports clk]
```

Slika 8: Končni primer datoteke omejevanja z definiranje lokacije vodnih in izhodnih priključkov in časovne omejitve projekta

določeno zakasnitev širjenja signala (ang. *propagation delay*). Ko teh sto negatorjev povežemo zaporedno, se njihove posamezne zakasnitve (vključno z zakasnitvami na povezavah znotraj vezja) seštevajo v znatno časovno zamudo.

Če je delovna frekvenca ure visoka – v našem primeru smo začeli s 50 MHz (perioda 20 ns) – postane perioda ure krajša od časa, ki ga signal potrebuje, da prepotuje celotno verigo od izhoda prvega registra do vhoda drugega. V tem trenutku pride do kršitve časa priprave (*setup time violation*). To je potrdilo tudi orodje Vivado, ki je po opravljeni implementaciji izračunalo negativno časovno rezervo (Slack), ki je znašala -17,622 ns.

Celotno pot, ki je povzročila tolikšno zakasnitev, lahko podrobno analiziramo znotraj orodja po poti: Open Implemented Design -> Layout -> Timing -> zavihek Timing.

Tukaj nam orodje grafično in tabelarično prikaže, koliko pikosekund/nanosekund je signal porabil v vsakem posameznem negatorju (LUT) in na vsaki povezavi (*net*). Da bi odpravili omenjeno napako in dosegli pozitiven Slack, smo morali zmanjšati frekvenco ure na 25 MHz (perioda 40 ns), kar je rezultiralo v pozitivni časovni rezervi 0,846 ns. To pomeni, da ima signal sedaj dovolj časa, da se stabilizira pred naslednjo pozitivno flanko ure.

Zaključek in pogled naprej: Od teorije k realnim sistemom

Primeri, ki smo jih obravnavali v tem članku, so temeljili na namenoma poenostavljenih strukturah. Čeprav so nam omogočili jasen vpogled v delovanje časovnih omejitev (*constraints*) in kritičnih poti, se moramo zavedati, da smo pri tem delovali v izoliranem, skoraj idealnem okolju. V profesionalni praksi načrtovanje digitalne logike v vezjih FPGA zahteva upoštevanje številnih dodatnih dejavnikov, ki jih prinaša realni svet.

Vplivi zunanjega sveta in I/O standardi: Pri kompleksnejših projektih fizični priključki niso le preproste vhodno-izhodne točke. Načrtovalec se mora soočiti z različnimi napetostnimi nivoji in standardi, kot je LVDS (nizkonapetostno diferencialno signaliziranje), ki je nujno za visoke hitrosti prenosa podatkov.

Poleg tega moramo upoštevati I/O zakasnitve (vhodno-izhodne zakasnitve), ki nastanejo na sami poti od priključka FPGA vezja do notranje logike. Brez pravilno definiranih vhodnih in izhodnih omejitev (*Input/Output Delays*), naša logika nebi znotraj vezja delovala popolno, komunikacija z drugimi komponentami na tiskanem vezju (PCB) pa bi zaradi časovnih zamikov odpovedala.

Izziv večkratnih urinih domen (CDC): Ena največjih kompleksnosti sodobnih sistemov FPGA je uporaba različnih urinih domen. V enem samem čipu lahko sočasno deluje več ur z različnimi frekvencami in fazami (npr. ura za procesor, ura za pomnilnik in ura za komunikacijski vmesnik). Ko ti deli vezja med seboj izmenjujejo podatke, nastopi nevarnost metastabilnosti.

Prehajanje podatkov med domenami (*Clock Domain Crossing* – CDC) zahteva posebno pozornost in uporabo namenskih tehnik, kot so (za to je potreben celoten prispevek zaradi kompleksnosti reševanja CDC problemov):

- *Sinhronizatorji* (zaporedno vezani flip-flopi),
- *Asinhroni FIFO pomnilniki* za prenos večje količine podatkov,
- *Handshaking protokoli*.

Pomen celostnega načrtovanja: Časovno zapiranje projekta (ang. *timing closure*) v takšnih razmerah postane iterativni proces, kjer orodja, kot je Vivado, potrebujejo zelo natančna navodila v obliki naprednih XDC omejitev. Razumevanje osnov, ki smo jih spoznali skozi primer s 100 negatorji, je nujna odskočna deska za obvladovanje teh zahtevnih izzivov. Le s pravilno kombinacijo teorije, poznavanja arhitekture FPGA vezja in natančnega pisanja omejitev lahko zagotovimo, da bo naš digitalni sistem deloval zanesljivo v vseh pogojih, ki jih narekuje realno okolje.

Reference:

- [1] https://github.com/klemenkmedenko/FPGA_constraint_primer_svet_elektronike
- [2] https://digilent.com/reference/programmable-logic/arty-a7/start?srsltid=AfmBOopV4Ttl-SkqtZoId_CGrJwWdJgBj6xQkDTSlt1nW4R-GZQB5Aqf-E
- [3] <https://www.vlsi-expert.com/2011/05/example-of-setup-and-hold-time-static.html>





POSEBNA PONUDBA

Ob nakupu knjige vam pripada
BREZPLAČNA poštnina





programming has never been easier

Smo uradni zastopnik za ELNEC v Sloveniji!

BeeProg3



70-0074



BeeProg4



BeeProg4C



BeeProg204P



70-0036



AX, d.o.o. • Depala vas 39 • 1230 Domžale • 01 528 56 88 • <https://trgovina.svet-el.si> • stik@svet-el.si

 AX ELEKTRONIKA