IMEC
Nov pristop k integraciji 300 mm za naprave na osnovi 2D-materialov omogoča izdelavo n- in p FET-ov v večjem obsegu s 50 nm razmakom med kontaktnimi polikristalnimi strukturami
Sredi junija 2026 je na simpoziju IEEE/JSAP o tehnologiji VLSI in vezjih imec, vodilni svetovni raziskovalni in inovacijski center na področju naprednih polprevodniških tehnologij, v sodelovanju s ponudnikom litografskih rešitev ASML in polprevodniško tovarno TSMC predstavil nov, zanesljiv in prilagodljiv 300-milimetrski integracijski postopek za n- in p-FET tranzistorje na osnovi 2D-materialov. Prvič je bilo mogoče predstaviti skalirane nFET-e (z uporabo MoS2 kot materiala za kanal) in pFET-e (na osnovi WS2 ali WSe2) s 50-nm kontaktnim polipitchom (CPP) z dobrimi tokovno-napetostnimi lastnostmi. Ti rezultati predstavljajo ključen korak v prehodu tranzistorjev na osnovi 2D-materialov iz laboratorija v proizvodnjo, ki so namenjeni za logične vezje z izjemno majhnimi dimenzijami ter za aplikacije v zaključni fazi proizvodnje in na zadnji strani rezin.
Dvodimenzionalni dikalkogenidi prehodnih kovin (TMD, kot so MoS₂, WS₂ in WSe₂) imajo potencial za razširitev in izboljšanje načrta tehnološkega razvoja logičnih vezij. Ko se ti materiali vgradijo kot atomsko tanki prevodni kanali, ki nadomeščajo silicij, omogočajo izdelavo visoko zmogljivih tranzistorjev zmanjšanih dimenzij – kar je privlačno tako za logična vezja z izjemno majhnimi dimenzijami kot tudi za aplikacije na koncu proizvodne linije in na zadnji strani rezin. To obljubo dolgujejo svojemu dobremu nadzoru elektrostatičnega kanala ob ohranjanju sprejemljive mobilnosti nosilcev, celo pri izjemno zmanjšanih dolžinah vrat in kanala. Vendar je pot do uvedbe v industrijo doslej oviralo pomanjkanje 300-milimetrskega integracijskega postopka, ki bi omogočal proizvodnjo n- in p-FET-ov na osnovi TMD v dimenzijah, primernih za industrijo, hkrati pa ohranjal zmogljivost, ki je bila obširno dokazana v laboratorijskem merilu.
Podjetja ASML, TSMC in imec so zdaj predstavila prilagodljiv pristop k integraciji 300-milimetrskih n- in p-FET-ov na osnovi TMD, ki je združljiv z zadnjimi fazami proizvodnje, kar je privedlo do treh ključnih rezultatov: (1) prilagojeni n- in p-FET-i s 50-nanometrskim razmakom med kontaktnimi polikristalnimi plastmi (CPP) – svetovna novost; (2) zelo nizek izklopni tok (Ioff) pri napetosti na vratih (Vg=0V) za obe polariteti tranzistorjev; in (3) pFET-i s kanalom WSe2, ki delujejo podobno kot rekordne naprave iz laboratorijev. Pri 94 % delujočih tranzistorjev (tj. pri razmerju Imax/Imin > 105) se je integracijski pristop po vzoru CMOS – pri katerem so n- in p-FET-i integrirani na isti 300-milimetrski plošči – izkazal za zanesljivega in stabilnega. Predlagani procesni tok je uporaben za 2D-kanalne materiale, razen za MoS₂, WS₂ in WSe₂.
Gouri Sankar Kar, podpredsednik za raziskave in razvoj tehnologij računalniških in pomnilniških naprav v podjetju imec je dejal: »Tranzistorji, ki temeljijo na 2D TMD-materialih, so običajno optimizirani za majhne dolžine kanalov. Vendar imajo ponavadi veliko stično površino, da bi stični upor ohranili čim nižji, kar ovira nadaljnje zmanjševanje velikosti.« »Prvič nam je uspelo doseči CPP 50 nm – merilo, ki ga določata dolžina vrat in dolžina stika med virom in ponorom – ne da bi to vplivalo na zmogljivost 2D n- in p-FET-ov. Ključnega pomena za zmanjšanje CPP je bila uporaba EUV litografije z enim samim vzorčenjem, ki smo jo optimizirali v tesnem sodelovanju z ASML.«
Zmanjšani tranzistorji kažejo dobre tokovno-napetostne karakteristike, pri čemer pFET-i delujejo skoraj enako dobro kot najbolj učinkovite laboratorijske naprave – s čimer so rešili dolgoletni izziv za TMD tranzistorje. Poleg tega električni rezultati kažejo, da se obe polariteti tranzistorjev izklopita, ko je napetost na vratih (Vg) nastavljena na 0 V. »To idealno delovanje je mogoče pripisati uporabi inovativnega »obratnega« postopka izdelave tankoplastnih tranzistorjev (TFT),« pojasnjuje Gouri Sankar Kar. „Za razliko od običajnih tranzistorjev na osnovi 2D-materialov imajo naši n- in p-FET-i spodnje kontakte in prekrivajoča nanešena vrata. To se doseže s prenosom materiala TMD kanala na že vnaprej vzorčene jarke, napolnjene z volframom (W), ki delujejo kot kontakti.“
Dr. Min Cao, podpredsednik in tehnični direktor podjetja TSMC, je poudaril strateški pomen raziskovalnega dela in dejal: »Naše raziskovalno sodelovanje je ključnega pomena za premikanje meja inovacij na področju polprevodnikov.« Poudarek je na zmanjševanju tveganj in pospeševanju prehoda »iz laboratorija v proizvodnjo«, s čimer se zagotovi, da se bodo revolucionarna odkritja – zlasti na področju novih materialov za kanale – lahko hitro in učinkovito vključila v napredno proizvodnjo ter na koncu prinesla najsodobnejše rešitve.
»Dvodimenzionalni TMD-materiali bi lahko omogočili izdelavo precej manjših in zmogljivejših tranzistorjev kot tisti na osnovi silicija, vendar so naprave z dvodimenzionalnim kanalom, ki so bile doslej predstavljene v okviru 300-milimetrskih proizvodnih procesov, v resnici precej velike in izdelane z uporabo starejših litografskih tehnologij.« »Zahvaljujoč precej višji ločljivosti EUV litografije nam je uspelo izdelati TMD tranzistorje z dolžino kanala že od 28 nm in z razmakom, ki je združljiv z najnaprednejšimi tranzistorskimi vozlišči,« je dodal Etienne De Poortere, direktor Centra za razvoj tehnologije za Evropo pri podjetju ASML.
Za več informacij obiščite www.imec-int.com
https://www.imec-int.com
