RUTRONIK GmbH
Avtor: Thomas Bolz
Logika ima veliko družin, vsaka ima svoje značilnosti. Iskanje najprimernejše za določen način uporabe lahko zato postane izziv. Naš pregled vam bo pomagal pri pravi odločitvi za vaše potrebe.
Za delovanje aplikacij moramo prenašati signale med digitalnimi integriranimi vezji, za kar potrebujemo logične povezave z ustreznimi napetostnimi območji za logična stanja. Najpreprostejša rešitev je uporaba logičnih gradnikov. S tem v aplikacijo vključimo simulirano digitalno vezje.
Vsaka logična družina ima svoje značilne lastnosti. Gradniki se razlikujejo po napetostnih pragovih, napajalni napetosti, razmerju med signalom in šumom, preletnim časom vrat, maksimalni frekvenci, porabi energije ter izhodnem (fan-out) in vhodnem (fan-in) faktorju.
Na trgu prevladujeta dve družini
Na trgu prevladujeta dve veliki družini, vsaka s svojimi poddružinami. Prva družina ima logična vrata tranzistor-tranzistor (Transistor Transistor Logic – TTL; temelji na bipolarnih tranzistorjih), druga pa temelji na komplementarni kovinsko-oksidni polprevodniški tehnologiji (Complementary Metal Oxide Semiconductor – CMOS, s komplementarnimi tranzistorji na učinek polja).
Družino TTL sestavlja niz logičnih vrat, izdelanih iz tranzistorjev, diod in uporov. Pokrivajo praktično vse možne načine uporabe; na voljo so integrirana vezja z nizko in srednjo stopnjo integracije. Signalni vhodi in izhodi so izvedeni s tranzistorji. Za vrata TTL so značilni kratki preklopni časi in relativno visok izhodni tok, kar omogoča neposredno krmiljenje manjših bremen. Gonilnik z visokim izhodnim tokom pomeni hkrati dokaj visok mirovni tok in s tem precej veliko porabo moči. To zahteva velike površine integriranih vezij za odvajanje nastale toplote in s tem omejuje gostoto integracije. Primeri družin TTL so navedeni v Tabeli 1.
Logični elementi, ki temeljijo na tehnologiji CMOS, so danes najbolj razširjeni zaradi svojih številnih prednosti, kot sta manjša poraba energije in manj šuma. Njihov osnovni gradnik je kombinacija n-kanalnega in komplementarnega p-kanalnega tranzistorja MOSFET (slika 2).
V vsakem stanju je eden od dveh tranzistorjev MOSFET zaprt in ima skoraj nič mirovnega toka, le izolacijski ter uhajavi tok na zaporni plasti, ki skupaj naneseta le nekaj nanoamperov. Poleg tega je vezje večinoma brez parazitnih upornosti, kar pomeni, da vrata CMOS med mirovanjem ne porabljajo energije. Povprečna poraba toka pri vratih CMOS pa je odvisna od preklopne frekvence in z njo narašča.
Večina porabe nastane pri polnjenju in praznjenju kapacitivnosti tranzistorja CT. Pri polnjenju se energija shrani, enaka energija pa se tudi pretvori v toploto v tranzistorju FET, ki sproži polnjenje. Pri praznjenju se energija, shranjena v kondenzatorju, pretvori v toploto v tranzistorju FET, ki ga izprazni. To pomeni, da se med ciklom preklopov iz nizkega v visoko in iz visokega v nizko stanje energija pretvori v toploto. Posledica je naslednja izgubna moč:
Primeri družin CMOS so navedeni v Tabeli 2.
Napetostni pragovi pri tehnologijah TTL in CMOS
Pri logičnih vratih so območja napetosti za krmiljenje izhodnih signalov ožja od tistih za vhodne signale. Če je medsebojno povezanih več osnovnih vezij, to pomeni, da motilni signali in šum v določenih mejah ne povzročijo napak delovanja celotnega vezja. Območji, kjer ni prekrivanja med vhodom in izhodom (oz. med visokim in nizkim stanjem), se imenujeta šumna rezerva SH in SL.
Vhod TTL zazna logično 0 v območju 0–0,8 V in logično 1 v območju 2–5 V v celotnem območju napajalne napetosti. Območje 0,8–2 V je prepovedano območje. Signal, ki je v tem območju prisoten dalj časa, lahko povzroči nihanje vrat in napako delovanja. Na izhodu je stanje 1 pri napetosti 2,4–5 V, stanje 0 pa pri 0–0,4 V (slika 4, levo).
Vrata CMOS zaznajo pri napajalni napetosti 5 V in vhodni napetosti 0–1,5 V logično stanje 0, pri vhodni napetosti 3,5–5 V pa logično stanje 1. Izhodna napetost za logično stanje 0 je 0–0,5 V, za logično stanje 1 pa 4,5–5 V.
Če je napajalna napetost enaka 5 V, je šumna rezerva pri tehnologiji CMOS že večja kot pri TTL (glejte sliko 4). Ker so pragovne napetosti pri tehnologiji CMOS odvisne od delovne napetosti (približno velja Uih = 0,7 * Uv), obstaja možnost povečanja šumne rezerve na vhodu vrat z višjo napajalno napetostjo. Družina TTL te možnosti nima.
Večje razmerje med signalom in šumom na vratih pomeni manjšo verjetnost napake ter večji dovoljeni šum signala brez napak, kar je jasna prednost tehnologije CMOS.
Kratek pregled lastnosti tehnologij CMOS in TTL:
Ker ima tehnologija CMOS nizko porabo toka, je napajalnik cenejši in omogoča preprostejše upravljanje energije kot pri elementih TTL.
Elementi CMOS v statičnem stanju ne porabljajo energije, vendar pa se poraba energije povečuje s hitrostjo ure. Elementi TTL imajo v nasprotju s tem stalno porabo energije.
Zaradi daljših časov vzpona in padca pri vratih CMOS je potrebna manj zahtevna obdelava digitalnih signalov.
Družine CMOS imajo širši razpon delovne napetosti kot TTL, 3–15 V.Družino CMOS lahko zato uporabljamo v vezjih z družino TTL in v analognih vezjih, ki delujejo z višjimi napetostmi. To prihrani regulator napetosti in s tem tudi izgubo energije ter stroške za gradnike.
Družina TTL je bolj odporna proti elektromagnetnim motnjam. Gradniki CMOS so v nasprotju z njimi razmeroma občutljivi na statične naboje in jih je treba zaščititi pred elektrostatično razelektritvijo (ESD).
S hitrostjo, pomnoženo z močjo na vrata (Speed Power Product – SPP, navaja se v pikodžulih na vrata), je mogoče oceniti porabo energije. Nižja vrednost pomeni manjšo porabo. Družina CMOS je tukaj bistveno boljša od TTL z vrednostjo 0,18 pJ/vrata v primerjavi s 150 pJ/vrata.
Družini se bistveno razlikujeta pri priključitvi vhodov: Neuporabljene vhode TTL lahko v okolju z malo motnjami pustite nepriključene, saj ostanejo v stanju 1. Pri družini CMOS mora biti vsak vhod vrat priključen na določen potencial, saj hitro prestrežejo impulze motenj, ki lahko povzročijo neopredeljena stanja vezja.
Družina CMOS ima večjo šumno rezervo med pragovnimi vrednostmi za nizko in visoko stanje kot TTL in je zato manj dovzetna za motnje.
Kombiniranje različnih družin logike
Pri obdelavi, povezovanju in pripravi signalov se je težko izogniti kombiniranju vrat, včasih tudi iz različnih družin (npr. TTL ter CMOS). Pri tem je treba upoštevati različne lastnosti, kot so pragovne napetosti in izhodni faktor.
Primerjava diagramov pragovnih napetosti pri družinah TTL in CMOS (slika 4) jasno kaže, da lahko vhod TTL neposredno povežete z izhodom CMOS, ker so izhodne napetosti družine CMOS v območju vhodnih pragovnih napetosti družine TTL. Vendar pa morate paziti, da gradnik CMOS zagotavlja dovolj toka za krmiljenje vezja TTL. Obratno pravilo običajno ne drži, saj je stanje 1 pri družini TTL v prepovedanem območju za družino CMOS. Rešitev so gradniki CMOS serije 74HCT, ki so po razporedu priključkov in funkcionalnosti združljivi z družino TTL. S tem postane nepotreben tudi siceršnji upor, povezan z napajalno napetostjo.
Izhodni faktor (fan-out) navaja obremenitveno zmogljivost izhoda, tj. koliko vhodov je mogoče krmiliti z enim izhodom, ne da bi presegli zahtevana območja napetosti za logični stanji 0 in 1. Pomeni količnik med maksimalnim izhodnim tokom in maksimalnim vhodnim tokom vrat, ki jih je treba krmiliti.
Pri TTL omejuje izhodni faktor (fan-out) manjša vhodna napetost pri porazdelitvi toka. Tipična vrednost je 20 vrat.
Pri družini CMOS je omejitev kapacitivnost krmiljenih integriranih vezij, saj je enosmerni vhodni tok integriranih vezij z logiko CMOS reda mikroamperov. Vhodna kapacitivnost znaša približno 10 pF. Na izhod je mogoče priključiti do skupno 500 pF. Teoretično bi tako lahko na en izhod priključili do 50 logičnih vhodov CMOS. Upoštevati pa morate, da se pri tem naraščajoči rob signala upočasni, kar poveča preletno zakasnitev. Preklopni časi se zato podaljšajo. Zato je treba vnaprej opraviti oceno delovanja pri načrtovanju tiskanega vezja, da zagotovimo pravilno delovanje logičnih vrat CMOS. Povečanje števila vhodov poveča porabo toka, kar posledično poveča izgubno moč.
Pri kombiniranju različnih vrst vrat je treba upoštevati tudi preklopni čas vrat tpd (preletno zakasnitev – propagation delay), tj. tipično zakasnitev, ki jo ima signal od vhoda do izhoda vrat. Pri družini TTL je vzrok zakasnitve preklopni čas tranzistorja. Pri družini CMOS preletno zakasnitev povzroči polnjenje ali praznjenje bremenske kapacitivnosti (preklop tranzistorja FET). Tabela 3 kaže primerjavo preklopnih časov vrat pri gradnikih TTL in CMOS.
Številne družine na enem mestu
Diodes ponuja široko paleto z osmimi tehnološkimi družinami logičnih gradnikov. Diodes je proizvajalec elektronskih polprevodniških komponent, kot so diode, usmerniki in bipolarni ter MOSFET-tranzistorji, iz mesta Plano v ZDA. Ima široko ponudbo visokozmogljivih komponent v majhnih ohišjih, ki je na voljo pri podjetju Rutronik.
Tehnološke družine logičnih gradnikov podjetja Diodes vključujejo logiko z enojnimi vrati (Single Gate – AHC, AHCT, LVC in AUP), dvojnimi vrati (Dual Gate – LVC ter AUP) ali standardno logiko (HC, HCT, AHC, AHCT, LV in LVC) za načine uporabe v industriji, komunikacijah, zabavni elektroniki ter računalnikih.
Različice, skladne s standardi za avtomobilsko industrijo (s končnico Q), izpolnjujejo pogoje AEC-Q100, so izdelane v tovarnah s potrdilom o skladnosti po IATF-16949 in jih vzorčno preizkušajo po postopku PPAP.
Posebnost ponudbe podjetja Diodes je družina logičnih gradnikov z ultranizko porabo AUP. Njeni člani imajo majhno vhodno histerezo, zaradi česar so manj dovzetni za težave, ki jih povzročajo počasi naraščajoči ali padajoči signali.
Družina AUP je na voljo v sedmih vrstah ohišij in je še posebej primerna za ročne načine uporabe z baterijskim napajanjem, kot so mobilni telefoni, tablični računalniki, e-bralniki, igre, fotoaparati, prenosniki ter naprave IoT. Večnamenski logični gradniki z enojnimi ali dvojnimi vrati so na voljo v majhnih ohišjih, kot so SOT25/26/353/363. To je prava izbira za standardne načine uporabe, kot sta 74AHC in 74AHCT z območjem napajalne napetosti 2,0–5,5 V oziroma 4,5–5,5 V. Manjši krmilni tokovi zagotavljajo, da so vezja bolj odporna proti motnjam med prekinitvami. Različica 74AHCT je združljiva tudi z vhodi TTL.
Družina 74LVCx omogoča načine uporabe z mešanimi signali, saj omogoča krmiljenje vhodov z napetostmi 3,3–5,5 V in jo je mogoče uporabiti neposredno s pragovnimi napetostmi za vhode TTL.
