Dolgo pričakovana verzija Altium Designerja je naposled tu. Release 10 vsebuje številne izboljšave pri risanju shem, dizajniranju tiskanih vezij in razvoju FPGA/vgrajenih sistema. Prinaša pa tudi nekaj novega – sistem za upravljanje s podatki. Že med razvojem so uporabnikom predstavili nove funkcije, nekatere bomo predstavili tudi tukaj, več o njih pa je na voljo na web strani http://ad10.altium.com kjer so na voljo tudi video posnetki.

Primerjava komponent med knjižnicami in na ploščici

Strukturirani razredi – Hierarhično strukturo projekta je mogoče sedaj prenesti na PCB s pomočjo strukturiranih razredov tako, da je dodajanje pravil za komponente ali spoje, ki se nahajajo v neki veji projekta mnogo lažje.

FPGA dizajn
FPGA dizajn je prav tako doživel številne spremembe, še posebej na področju preverjanja napak, periferije in simulacije. Poglejmo si nekatere od njih.
Aldec oem simulator
Največji dodatek na področju FPGA je zagotovo nov simulator. V sodelovanju z Aldecom je vgrajen naprednejši VHDL in Verilog simulator in je postavljen kot začetno orodje za simuliranje FPGA projektov. Prevzel je mesto obstoječem DXP simulatorju, kateri je doslej lahko simuliral samo VHDL. Aldec OEM simulator je vgrajen v uporabniški vmesnik, uporabljamo ga neposredno iz Altium Designerja, pri tem pa za njegovo uporabo ni potrebno izvajanje dodatnih programov.
Release 10 – Altium Designer (2)
