Analog Devices, Inc.
Avtorji: MayAnnePorley, JermaineLim-Abrogueña in MarChristianLacida
Ker je simulacija vezij v industriji prototipov vedno bolj priljubljena, so lahko simulacijski modeli ena od ključnih zahtev za širše in končne stranke. Modela SPICE in IBIS sta dva izmed najbolj uporabnih simulacijskih modelov, ki lahko v fazi izdelave prototipa pri razvoju vezja omogočita prihranek pri stroških. Ta članek obravnava razliko med modeli SPICE in sistemi za modeliranje IBIS ter pomemben vpliv testiranja pred izdelavo tiskanega vezja. V članku je obravnavano, kateri model je treba uporabiti glede na zasnovo vezja. Obravnaval bo vzorčne primere uporabe in pogosto uporabljena simulacijska orodja, kot sta LTspice® [1] in HyperLynx®.
V tej digitalni dobi, v kateri je viden hiter tehnološki napredek, proizvajalci elektronike nenehno razvijajo temeljne komponente in orodja, ki jih industrija potrebuje za podporo temu trendu digitalizacije. V svetu simulacij to pomeni razpoložljivost modelov, ki jih lahko razvijalci uporabijo pri preverjanju zasnove sistema, da zagotovijo funkcionalnost svojih načrtov, ko se začne razvoj plošče. Dva od običajnih simulacijskih modelov, ki se najpogosteje uporabljata pri preverjanju zasnove pred izdelavo, sta modela SPICE in IBIS. Čeprav sta po naravi vedenjska modela, obstajajo priporočila, kdaj ju je treba uporabiti pri simulacijah.
Prednosti uporabe simulacijskih modelov
Na splošno simulacijski modeli pomagajo razvijalcem sistemov pri simulaciji zasnove vezja pred izdelavo prototipa. Pri uporabi simulacijskih modelov IBIS in SPICE cilj ni le simuliranje, temveč tudi odkrivanje morebitnih težav, povezanih s celovitostjo signala do učinkovitosti zasnove vezja. Te težave so pogosteje posledica značilnosti zasnove plošče, vključno s sledmi na TIV, ali pa so lahko tako preproste kot funkcionalnost komponent.
IBIS model ne predstavlja le delovanja v mejnih področjih in krmilne moči komponent, temveč tudi impedanco digitalnih vhodno-izhodnih (I/O) vmesnikov, vključno z izhodno in vhodno impedanco vmesnika in/ali sprejemnika. Te niso neposredno navedene v modelu, vendar so že implicitno vključene v podatke I-V, ki predstavljajo odziv komponent. Med simulacijami je pomembno določiti impedance vmesnikov, saj so te ključne za reševanje težav s celovitostjo signala, kot so presluhi in odboji. Presluh je neželena motnja signala, do katere pride, ko se signal, ki potuje po eni sledi, kombinira s signalom, ki potuje po drugi sledi. Po drugi strani pa so odboji ena najpogostejših težav, ki se pojavijo med simulacijami celovitosti signala pred izdelavo plošče, in sicer takrat, ko pride do neskladja med impedanco vhodnega ali izhodnega vmesnika in značilno impedanco sledi. V idealnem primeru morajo signali, ki vstopajo v napravo in potujejo vzdolž sledi, doseči drugi konec sledi brez kakršnih koli motenj. Toda v resnici se ta scenarij običajno ne zgodi. Zaradi impedančne neusklajenosti je prizadeta integriteta signala. Med pojavom odboja se običajno zgodi, da del signala, ki se širi po prenosni liniji, doseže drugi konec, del tega signala pa se vrne nazaj. Ena od strategij za reševanje tega vprašanja je dodajanje zaključnega upora v vmesnike. Razvijalci uporabljajo funkcijo impedance modela IBIS za izračun zaporednih ali šuntnih uporov, ki jih je treba uporabiti za zaključek, za uskladitev impedanc med priključkom in prenosno linijo ter za obravnavo odbojev signala.
SPICE model ima pomembno vlogo pri učinkovitem izkoriščanju časa in denarja, saj predvideva odziv vezja tako, da je mogoče videti morebitne težave, jih upoštevati in odpraviti pred izdelavo prototipa, z namenom da se pričakuje boljša zmogljivost vezja. Stroški in hitrost sta dve od ključnih prednosti simulacije SPICE modela. To je izogibanje napakam vezja na začetku postopka, ki bi lahko povzročile drago in dolgotrajno predelavo prototipa ter ponovno naročanje in spajanje komponent. Simulacijski modeli so dandanes naprednejši in lahko zagotavljajo natančne približke delovanja komponent. Razvijalci lahko preprosto zamenjajo komponente in tako ocenijo modele vezij z različnimi računi materiala (BOM). Obenem razvijalcem ni treba porabiti več časa za izdelavo prototipov vezij in pozneje ponovno spajkanje, ko se pojavi napaka v prototipu.
Ozadje
Kaj je SPICE model?
SPICE je kratica za Simulation Program with Integrated Circuit Emphasis (Simulacijski program s poudarkom na integriranem vezju), simulator vezja za splošne namene, ki prevzame besedilni spisek povezav. Spisek povezav opisuje elemente vezja (tranzistorje, upore in kondenzatorje) in njihove povezave ter jih s pomočjo analize vozlišč prevede v matematične enačbe in jih reši. Model SPICE pa je besedilni vedenjski model, ki ga SPICE simulatorji uporabljajo za matematično napovedovanje obnašanja naprave pod različnimi pogoji.
Kaj je IBIS model?
IBIS je kratica za Input/Output Buffer Information Specification (Vhodno/izhodna informacija/specifikacija o vmesniku). Gre za vedenjski model, ki opisuje analogno obnašanje digitalnih vhodnih in izhodnih vmesnikov naprave. Sestavljen je iz tabelaričnih podatkov, ki opisujejo razmerje med tokom in napetostjo (I-V) komponent v digitalnih vmesnikih ter značilnosti preklopa napetosti v času (V-t) izhodnih ali vhodno-izhodnih predpomnilnikov. Uporablja se za analizo celovitosti signalov sistemskih plošč pred izdelavo in je predstavljen v obliki podatkov v obliki navadnega ASCII besedila. Ne razkriva nobenih lastniških informacij, saj so IBIS modeli kot model črne škatle, ki ne vsebuje notranjih informacij, ki bi jih bilo mogoče reverzno konstruirati.
Pregled modelov
Kako sta videti?
Oba IBIS in SPICE modela sta besedilna vedenjska modela, kot je prikazano na sliki 1, katerih vsebino je mogoče pregledati s preprostim orodjem, kot je beležnica. Vendar je za bolj priročno pregledovanje modela priporočljivo uporabiti Cadence Model Integrity ali Siemenov HyperLynx za pregledovanje IBIS datoteke. Po drugi strani pa lahko SPICE model odprete in namestite v številna SPICE simulacijska orodja, kot so LTspice, NI Multisim™, OrCAD® PSpice® ali drugi SPICE simulatorji.
SPICE in IBIS modela sta datoteki, ki ju ni mogoče izvesti, in sta besedilni datoteki z opisi. Oba modela sta večinoma sestavljena iz treh glavnih delov:
Glavna datoteka: vsebuje kratek opis ali splošne informacije o modelu, napravi, zgodovini revizij, opombah, značilnih za model, in podjetju ali blagovni znamki naprave, ki se modelira.
Ime modela/naslov: v osnovi navaja ime naprave, razporeditev priključkov in/ali preslikavo priključkov v vmesnik. V SPICE programu se uporablja vrstica z imenom modela v obliki pike <prostor> podsklopa (.subckt ADGxx)<prostor> pinouts. Za IBIS pa je v obliki [Component] ADGxx.
Struktura modela: besedilna predstavitev modela. SPICE modeli so sestavljeni iz različnih blokov, ki prikazujejo vsak parameter naprave, vključno s funkcijami priključkov, ki so lahko sestavljeni iz primitivnih in izvirnih komponent, kot so kondenzatorji, upori, diode, napetostni in tokovni viri. Po drugi strani pa so IBIS modeli sestavljeni iz podatkovnih tabel I/V in V/T, ki modelirajo vsak digitalni vhodno-izhodni vmesnik.
Kje jih lahko najdemo?
SPICE in IBIS modela se večinoma nahajata na spletnih straneh posameznih polprevodniških podjetij. Proizvajalci polprevodnikov danes razvijajo svoje simulacijske modele za predstavitev svojih izdelkov in hkrati vzdržujejo vključenost, vsebino, natančnost in podporo modela. Spletna stran podjetja Analog Devices ponuja širok izbor SPICE in IBIS modelov ADI izdelkov, kot je prikazano na sliki 2.
Drugi SPICE modeli so na voljo v knjižnici proizvajalčevega SPICE simulatorja. Na sliki 3 je prikazana knjižnica stikal v simulatorju LTspice, ki zajema večino ADI-jevih izdelkov s stikali. Za lažji pristop k simulaciji bi bilo koristno izbrati SPICE simulator, ki ima na voljo širok nabor knjižnic za SPICE modele.
Pomožne datoteke
SPICE in IBIS modeli za uporabo v simulatorju potrebujejo spremljevalno datoteko, imenovano simbol. IBIS modeli so običajno v obliki besedilnih predstavitvenih podatkov, za simulacijo z orodji za avtomatizacijo elektronskega načrtovanja pa jih je treba vnesti v simbol, v katerem so povezane zunanje komponente. Podobno kot IBIS modeli tudi SPICE modeli potrebujejo datoteko s simbolom, ki je običajno v obliki točkovnega simbola (.asy) in jo je treba hkrati namestiti v knjižnico SPICE simulatorja. Ko sta model in simbol dodana v knjižnico, lahko razvijalec zdaj model uporabi pri simulaciji vezja. Sliki 4 in 5 prikazujeta primer datotek s simboli, ki se uporabljajo v IBIS in SPICE modelih.
Za IBIS in SPICE proizvajalci ne zagotavljajo datotek s simboli, vendar ima večina simulatorjev na voljo predloge simbolov, ki jih lahko uporabite glede na število priključkov ali vrsto naprave. Poleg tega se lahko za SPICE datoteke s simboli ustvarijo tudi samodejno, ta funkcionalnost pa je odvisna od SPICE simulatorja.
Primerjava modelov
SPICE modeli
Na splošno SPICE modeli povzemajo odziv komponente, vključno z njenim razporedom priključkov, konfiguracijami priključkov, funkcionalnostjo in drugimi operacijami. Ti modeli nimajo standardne arhitekture, vendar je cilj ustvariti arhitekturo, ki natančno replicira pričakovano delovanje in odziv komponente, vključno z njenimi funkcijami priključkov. Model je lahko sestavljen iz pasivnih komponent, kot so upori in kondenzatorji, ter aktivnih, kot so diode in tranzistorji, ki ob ustrezni zasnovi ustvarijo ciljni odziv komponente. Ker SPICE modeli natančno replicirajo odziv komponente, lahko vsebujejo zapletena vezja, kar lahko povzroči počasen simulacijski cikel. SPICE modeli lahko obsegajo od preprostega enovrstičnega besedila, ki opisuje pasivno komponento, kot je upor, do bolj zapletenega vezja in podvezij, ki so lahko dolgi več sto vrstic.
SPICE modele, kot je navedeno zgoraj, je mogoče odpreti z besedilnim orodjem, vendar je pri večini najnovejših SPICE simulatorjev mogoče videti enakovredno shematsko predstavitev za veliko lažjo analizo vezja, kot je prikazano na sliki 6, kjer je nastavljivi filter s tremi operacijskimi ojačevalniki mogoče pretvoriti tudi v enakovredno besedilno mrežo, ki opisuje elemente vezja in njegove povezave.
Kar zadeva zmogljivost modela velja pravilo, da mora SPICE model zagotavljati podobno vedenjsko zmogljivost v primerjavi s specifikacijami in funkcijami iz podatkovnega lista naprave. Na primer, SPICE model stikala mora imeti vklopno upornost in časovne parametre, medtem ko ima ojačevalnik najverjetneje parametre pasovne širine ojačitve in vhodnega ofseta. Glede na to morajo biti funkcije in specifikacije modela blizu tipičnih do minimalnih ali maksimalnih vrednosti iz podatkovnega lista ali znotraj njih.
IBIS Modeli
Na splošno IBIS model upošteva standardno arhitekturo za predstavitev digitalnega vhodno-izhodnega vmesnika. To se doseže s prikazom ključnih IBIS besed, ki se uporabljajo za opis komponent vsakega digitalnega vmesnika, kot je prikazano na sliki 7. Te ključne IBIS besede so prikazane v obliki podatkovnih tabel za iskanje V-I in podatkovnih tabel za iskanje V-t. Slika 8 na levi prikazuje primer, kako so videti V-I preglednice v IBIS modelu, na desni pa je prikazan potek, ko je ta V-I preglednica izrisana s Siemenovim programom HyperLynx. Gre za niz meritev toka, opravljenih v nizu razponov napetosti, običajno od -VDD do dvakratnika VDD, ki predstavljajo odziv določene IBIS komponente v treh razmerah – tipičnih, počasnih in hitrih kotih. To dosežemo s spreminjanjem procesnih kotov, delovne napetosti in delovne temperature naprave. Te tabele se uporabljajo za predstavitev zaščitnih komponent sprejemnika v obliki ključnih besed [Power_clamp] in [GND_clamp] ter za predstavitev moči krmiljenja vhodno-izhodnih vmesnikov v obliki ključnih besed [Pullup] in [Pulldown]. Te štiri ključne V-I besede so v modelu predstavljene ločeno, saj sta za simulacije celovitosti signalov potrebna tako način sprejema kot način krmiljenja.
Po drugi strani pa V-t tabele predstavljajo stikalne značilnosti krmilnika v obliki [Rising_Waveform] in [Falling_Waveform] pri prehodu iz enega stanja v drugo, ko je breme v odnosu do VDD in ozemljitve. Vsebuje tudi hitrost prehoda vhodno-izhodnega vmesnika pod ključno IBIS [Ramp] besedo, vzeto pri 20 % do 80 % roba prehoda. Te oblike valovanja in podatki rampe opisujejo, kako hitro se komponente krmilnika vklopijo ali izklopijo glede na čas. Čeprav so te ključne besede v modelu predstavljene ločeno, pri uporabi med simulacijami orodja za avtomatizacijo simulacije elektronskega načrtovanja združijo te podatke V-I in V-t, da sestavijo model vmesnika na podlagi njihovega območja delovanja, ki se uporablja za izvajanje simulacij celovitosti signalov in časovne analize plošč tiskanih vezij.
Poleg tega IBIS modeli vsebujejo tudi parazitske vrednosti RLC priključkov in/ali ohišja naprave ter kapacitivnost vmesnika (C_Comp) za vsak vhodno-izhodni vmesnik. C_comp je kapacitivnost, ki se vidi od ploščice nazaj do vmesnika in ne vključuje kapacitivnosti ohišja. Če želite izvedeti več o V-I in V-t podatkovnih tabelah ali ključnih besedah v IBIS modelu, si to lahko preberete v prej objavljenem članku z naslovom: ”IBIS Modeling—Part 1: Why IBIS Modeling Is Critical to the Success of Your Design.” [3]
Simulacijska orodja
Na voljo je širok nabor industrijskih standardnih SPICE in IBIS simulatorjev, ki omogočajo simulacijo načrtovanja za večino hitrih razvojnih sistemov ter vezij z analognimi in mešanimi signalni tako za strokovnjake kot za izobraževanje. SPICE simulatorji običajno ustvarijo vozliščne enačbe na podlagi povezav/vozlišč vezja in nato poskušajo rešiti vrednosti toka in napetosti v ustreznih vozliščih. IBIS simulatorji pa se pri napovedovanju izhodnega odziva sklicujejo na V-I in V-t preglednice s podatki, ki so predstavljene v modelu. Simulatorji, ki se pogosto uporabljajo v industriji, so.
IBIS Simulatorji
Siemenov HyperLynx je orodje za avtomatizacijo elektronskega načrtovanja, ki se uporablja za analizo celovitosti signalov, celovitosti napajanja, preverjanje pravil električnega načrtovanja in elektromagnetnega modeliranja v hitrih elektronskih vezjih. To orodje se lahko uporablja pri pregledovanju, urejanju in simuliranju z IBIS modeli.
Keysightov Advanced Design System je orodje za avtomatizacijo elektronskega načrtovanja, ki se uporablja za različne postopke načrtovanja, kot so simulacija vezja v frekvenčnem in časovnem območju, načrtovanje in postavitev shem, preverjanje pravil načrtovanja in simulacije elektromagnetnega polja. To orodje se pogosto uporablja za simulacije IBIS modelov.
SPICE Simulatorji
LTspice je zelo zmogljiva programska oprema za simulacijo SPICE, ki vključuje grafični vmesnik za zajem shem. Sheme je mogoče sondirati in z vgrajenim pregledovalnikom valovnih oblik ustvariti rezultate simulacije. Grafični uporabniški vmesnik (GUI) tega simulatorja SPICE je temeljil na statistični analizi vnosa s tipkovnico in gibanja miške, potrebnega za vnos sheme, ki je v primerjavi z drugimi simulacijami SPICE lahko bolj interaktivna. LTspice vključuje obsežno knjižnico modelov SPICE, ki zajema večino izdelkov in izdelkov ADI-jeve signalne verige ter knjižnico pasivnih komponent. NI Multisim ima interaktivno shematsko okolje za takojšnjo vizualizacijo in analizo odziv elektronskih vezij. Ta simulator ima virtualni osciloskop, digitalni multimeter in drugo opremo, ki omogoča, da je izkušnja simulacije vezja blizu tipičnemu okolju za ocenjevanje na inženirski mizi.
OrCAD PSpice Designer združuje vnos shem, lastne analogne in mešane signale ter mehanizme za analizo, s čimer zagotavlja celovito rešitev za simulacijo in preverjanje vezij. Ne glede na to, ali izdelujete prototipe preprostih vezij, načrtujete zapletene sisteme ali preverjate izkoristek in zanesljivost komponent, OrCAD PSpice tehnologija zagotavlja najboljšo, visoko zmogljivo simulacijo vezij za analizo in izpopolnjevanje vezij, komponent in parametrov, preden se lotite postavitve in izdelave.
Primeri uporabe IBIS in SPICE modelov
IBIS model
IBIS modeli so običajno v obliki besedilnih predstavitvenih podatkov, za simulacijo z EDA orodji pa jih je treba vnesti v simbol, v katerem so povezane zunanje komponente. Simulatorji nato uporabijo podatke, vključene v model, da analizirajo in predvidijo odziv vmesnika v dani situaciji.
Siemenov HyperLynx in Keysightov Advanced Design System že imata IBIS simbole, ki jih lahko razvijalci uporabljajo pri simulacijah. Slika 9 prikazuje, kako so ti simboli prikazani v teh orodjih. V programu HyperLynx lahko pri simulaciji enosmernih vhodnih ali izhodnih vmesnikov uporabite prvi poudarjeni vmesnik na levi sliki, nato vanj naložite model IBIS in izberete določen vmesnik, ki ga želite simulirati. Orodje bo samodejno prikazalo izhodni vmesnik, če je izbran model izhodnega vmesnika. V nasprotnem primeru, če je treba simulirati vhodni vmesnik, bo orodje simbol samodejno pretvorilo v simbol vhodnega vmesnika. V sistemu Advanced Design System bodo na paleti Signal Integrity-IBIS prikazane različne vrste modelov vmesnikov. Če je potreben izhod z odprtim ponorom, je treba izbrati simbol z oznako OSNK, če pa je treba simulirati terminator, je treba pri simulacijah uporabiti simbol z oznako T. Upoštevajte, da lahko v primeru izbire napačnega simbola pride do napake. Če je na primer potreben vhodni vmesnik, v shemo pa je postavljen simbol izhodnega vmesnika, ne bo mogoče videti razpoložljivih priključkov vhodnega vmesnika, modeliranih v IBIS, ker bo simulator dovolil v simbol naložiti samo priključke izhodnega vmesnika.
Ena od aplikacij simulacij IBIS modela je reševanje neželenega odziva, ki je običajno posledica impedančne neusklajenosti med vmesnikom in sledjo na TIV, ki deluje kot prenosna linija. Kot primer si oglejte shematsko simulacijo s programom HyperLynx na sliki 10.
Slika 10 prikazuje simulacijo nezaključenega izhodnega vmesnika s 50 Ω sledjo, ki daje nezaželene signale previsokega in prenizkega prehodnega pojava. To je mogoče odpraviti z dodajanjem zaporednega zaključnega upora, ki ustreza impedanci med vmesnikom in sledjo. Toda pred tem je treba najprej določiti impedanco izhodnega vmesnika.
Tabeli V-t v IBIS modelu, [Rising_Waveform] glede na maso in [Falling_Waveform] glede na VDD, se lahko uporabita za izračun izhodne impedance vmesnika, saj je ta parameter že vgrajen v podatke, predstavljene v modelu. Z uporabo teorema o napetostnem delilniku lahko izpeljemo vrednost impedance vmesnika in jo uporabimo za izračun ustreznega zaključnega upora, ki ga je treba dodati modelu, da se ujema z impedanco med vmesnikom in sledjo. To bo pomagalo rešiti impedančno neusklajenost in odpraviti nezaželene prehodne pojave signalov.
Slika 11 prikazuje shemo za napetostni delilnik, kjer so Zb impedanca vmesnika, R_fixture in V_fixture, ki jih najdemo v modelu, VSETTLE pa je napetost, pri kateri se signali V-t ustalijo.
Ko določite vrednost zaključnega upora, ga dodajte v shemo.
Slika 13 prikazuje shemo z zaključnim uporom in ustrezne rezultate, pri katerih sta bila prehodna pojava že odpravljena.
Zgoraj opisana metoda je le ena od strategij, ki jih je mogoče uporabiti za izračun impedance vmesnika in odpravo težav z neusklajeno impedanco. Obstajajo tudi druge metode, kot sta uporaba V-I tabele v IBIS modelu in izvedba analize obremenilne linije za določitev delovne točke. Od tod je mogoče izpeljati izhodno impedanco in vrednost zaporednega zaključnega upora.
SPICE Modeli
Slika 14 prikazuje vzorec SPICE simulacije z uporabo ADG1634L [4] modela pri analizi prehodnega pojava. Razvijalec lahko oceni delovanje ADG1634L modela (v tem primeru) in ga simulira, da preveri časovno usklajenost in druge funkcije naprave, pri čemer bodo rezultati prikazani v časovni domeni. Analiza prehodnega pojava predvideva odziv komponent v določenem časovnem okviru. SPICE modele lahko simulirate tudi v različnih vrstah analiz, kot sta DC in AC analiza. DC analiza izračuna napetost in tok vezja na podlagi različnih enosmernih vhodnih vrednosti. AC analiza določa fazo in velikost vozlišč v vezju, kar je lahko koristno, ko poskušate preveriti odziv vezja v frekvenčnem prostoru.
Če to razširimo, lahko v SPICE programu simuliramo bolj zapletene modele vezij, ki določajo zmogljivost projekta. Oglejte si primer na sliki 15.
Kateri model je boljši za vašo simulacijo?
Tukaj je nekaj točk, ki jih je treba upoštevati, če je model IBIS najprimernejši za simulacijo vezja:
- Če razvijalec išče vedenjsko značilnost digitalnega I/O vmesnika, kot so impedanca vmesnika, moč krmilnika, čas naraščanja ali padanja.
- Če je komponenta, ki jo želite oceniti, digitalna komponenta, kot je FPGA.
- Za zasnove, pri katerih je pomembna celovitost signala ali morebitne napake prenosne linije digitalnih I/O priključkov komponente, ko so priključeni na tiskano vezje.
Po drugi strani pa je za simulacije vezij, ki zahtevajo popolnejše delovanje komponent, vključno z njihovo analogno, digitalno in napajalno funkcionalnostjo ter njihovim vedenjskim odzivom, ko so povezane z več komponentami v vezju, morda najbolje uporabiti SPICE modele. Druge ključne točke za uporabo SPICE modelov namesto IBIS modelov so:
- Ko poskušate oceniti funkcionalnost komponente in njen odziv pri uporabi v vezju.
- Ko poskušate oceniti odziv komponente pri različnih analizah in na različnih področjih (časovno ali frekvenčno).
- Za zapletene zasnove, ki zahtevajo intenzivno analizo vozlišč in reševanje tokovnih in napetostnih vozlišč v vezju.
Zaključek
SPICE in IBIS modela sta v industriji vse bolj priljubljena, saj ta modela pomagata razvijalcem preveriti delovanje ciljnega vezja pred in med izdelavo prototipa, kar zagotavlja prihranek pri stroških in času. Oba modela sta vedenjska. SPICE modeli na splošno replicirajo odziv komponente, vključno z njeno razporeditvijo priključkov, konfiguracijami priključkov, funkcionalnostjo in drugimi operacijami. IBIS modeli posnemajo odziv digitalnih vhodov/izhodov naprave z uporabo parametrov v tabelaričnih podatkih napetost-tok in napetost-čas. Za uporabo SPICE in IBIS modelov je treba za uporabo v simulatorju pripraviti spremljevalno datoteko, imenovano simbol. Simulacija SPICE modela napoveduje odziv komponente, vključno s pričakovano funkcionalnostjo in konfiguracijo priključkov, medtem ko se simulacija IBIS modela pogosto uporablja za napovedovanje pojavljanja težav z integriteto signala na digitalnih I/O priključkih, kot so impedančno neskladje, presluh, odboj, prenizka hitrost ali nihanje signala med simulacijami tiskanih vezij. Izbira, kateri model uporabiti, je odvisna od namena, ki ga ima razvijalec pri uporabi modela. Pri projektih, ki jih skrbi celovitost signala, moč krmilnika ali morebitne napake prenosne linije digitalnih vhodno-izhodnih priključkov komponente, ko so povezani s sledjo tiskanega vezja, bi bil zelo priporočljiv IBIS model. Po drugi strani pa je za simulacije vezij, ki iščejo zmogljivost komponente, vključno z njeno analogno, digitalno in napajalno funkcionalnostjo, ko se uporablja v vezju, priporočljivo uporabiti SPICE modele.
Viri:
Alonso,Gabino.”GetUpandRunningwithLTspice.”AnalogDialogue,Vol.53,No.4, December2019.
Engelhardt, Mike. ”SPICE Differentiation.” LT Journal of Analog Innovation, January2015.
Leventhal,Roy.”HowtoUsetheIBISModel.”March2014.
Leventhal, Roy and Lynne Green. Semiconductor Modeling: For Simulating Signal, Power, and Electromagnetic Integrity. Springer, 2006.
Lim, Jermaine and Keith Francisco-Tapan. ”IBIS Modeling—Part 1: Why IBIS Modeling Is Critical to the Success of Your Design.”Analog Dialogue, Vol.55, No. 3, September 2021.
”AdvancedDesignSystem.”Wikipedia,TheFreeEncyclopedia,May2022. ”HyperLynx High-Speed Design Analysis & Verification.” Siemens.
”IBIS Modeling Cookbook for IBIS Version 4.0.” The IBIS Open Forum, September2005.
”LTspice®: Schematic Editor.” Analog Devices, Inc.
”LTspice®: Overview.” Analog Devices, Inc.
”WhyIBIS?” Advanced MicroDevices, Inc.
O avtorici
May Anne Porley je aplikativna inženirka pri podjetju Analog Devices na Filipinih v skupini za avtomatizirano testno opremo (ATE). Podjetju ADI se je pridružila leta 2012 in zagotavlja aplikativno podporo za portfelje stikal, multiplekserjev, prilagodilnike nivojev in premostitvenih stikal brez vmesnika. Poleg tega je May Anne vodila razvoj SPICE modelov za portfelj stikal in multipleksorjev. Diplomirala je na univerzi De La Salle-Dasmariñas na Filipinih, kjer je diplomirala iz elektronike.
O avtorici
Jermaine Lim-Abrogueña je inženirka za integracijo sistemov v skupini za modeliranje in simulacije sistemov COS-APJC (Customer-Office Solutions-Asia Pacific, Japan, and China) pri podjetju Analog Devices. Podjetju ADI se je pridružila oktobra 2014, kjer se je osredotočila na razvoj IBIS modelov za različne ADI izdelke. Diplomirala je iz elektronike na univerzi Pamantasan ng Lungsod ng Maynila.
O avtorju
Mar Christian Lacida je aplikativni inženir pri podjetju Analog Devices v skupini za avtomatizirano testno opremo (ATE) v mestu Cavite na Filipinih. Podjetju ADI se je pridružil leta 2018 in skrbi za aplikativno podporo ter razvoj LTspice® modelov za portfelj stikal in multipleksorjev. Diplomiral je na Politehniški univerzi Filipinov-Sta. Mesa v Manili, kjer je pridobil naziv diplomirani inženir elektronike.
Viri:
1: https://www.analog.com/en/design-center/design-tools-and-calculators/ltspice-simulator.html
2: https://www.analog.com/en/products/adg5401f.html
3: https://www.analog.com/en/analog-dialogue/articles/ibis-modeling-part-1-why-ibis-modeling-is-critical-to-the-success-of-your-design.html
4: https://www.analog.com/en/products/adg1634l.html
