Zaradi vedno večjih hitrostih delovanja elektronskih komponent, postaja ohranjanje integritete signalov in zagotovitev časovnih zahtev signalov vse večji izziv načrtovalcem tiskanih vezij. Integriteto signalov je mogoče doseči skozi nadzorovano impedanco vezic, kar dosežemo s pazljivim načrtovanjem plasti TIV-a in širine vezic na vsakem sloju tiskanega vezja.
Izziv
Časovne zahteve so izpolnjene z ujemanjem dolžin signalnih poti pri povezovanju vezic. Kadar signal potuje med dvema pinoma, od izhoda do vhoda, je računanje in primerjava dolžin nezahteven proces. To sicer ni primer za mnoge tipične rešitve, kjer bi lahko bila serijska komponenta na signalni poti ali pa kjer sta več kot dva pina v signalu za kar bi lahko uporabili topologijo povezovanja »Balanced T« ali pa »Fly-By« topologijo.
Slaba stran uravnoteženega T pristopa (poznanega tudi kot »Matched Tree«), kjer signal začne pot v eni točki in se kasneje razdeli v dve veji enakih dolžin je, da se vsaka veja vede kot nastavek za drugo vejo, ki pa potem rezultira v odbojih in različnih dodatnih asimetrijah signala.
Topologija povezovanja, ki jo imenujemo »Fly-By« povezovanje je v bistvu topologija »Daisy-Chain«, kjer vsak od signalov zapusti svoj izhod in se ga povezuje sekvenčno od ene naprave do naslednje, nakar se ga pri zadnji napravi impedančno zaključi. Ta topologija odpravlja odboje, slaba stran pa je, da se zakasnitev signala zviša za vsako naslednjo napravo v verigi. Ta topologija se uporablja tam, kjer lahko izhodna naprava kompenzira asimetrije s tehniko poznano kot »signal leveling«.
Rešitev
Naloga načrtovalca je, da pretvori zahteve, kot so na primer najdaljša dovoljena dolžina vezice, ki je še dovoljena da ustreza časovnim zahtevam v niz pravil za načrtovanje, kot je »Pravilo o dolžini«, da zagotovi, da so časovne zahteve izpolnjene in »Pravilo o usklajenih dolžinah« za detekcijo potencialnih časovnih neusklajenosti.
Zdaj oblikovalec vidi signale v smislu njihove funkcije – tu je adresni signal, katerega je potrebno speljati iz konektorja na vsako pomnilniško vezje, ta se doseže, da bo povezoval s pomočjo fly-by topologije z zaključnim uporom na koncu linije. Mogoče bi potreboval tudi serijski terminator na izvoru. Čeprav adresni signal A0 potuje skozi zaključni upor, je za načrtovalca ta signal še vedno signal A0 na drugi strani zaključnega upora.
Ampak program za načrtovanje TIV vidi posamezen signal kot nabor povezanih priključkov (poimenovanih tudi Net) – Net A0 je povezan od priključka konektorja na priključek pomnilnika, potem na priključek naslednjega pomnilnika in tako naprej. Takoj, ko je dodan serijski terminacijski upor, se ta adresna linija spremeni v dva diskretna Net-a.
To oteži delo načrtovalcu, pri določanju ključnih zahtev za načrtovanje kot so »Pravilo o dolžini« in »Pravilo o usklajenih dolžinah«.
V Altium Designerju 15 se to lahko doseže z novo funkcijo poimenovano xSignals. Ta funkcija omogoča pravilno obdelavo poti hitrega signala kot takega – pot signala, ki potuje med izvorom in ponorom, skozi zaključne komponente in veje.
xSignal je v bistvu pot, ki povezuje dve vozlišči, definira pa jo načrtovalec sam. Lahko sta dve ivozlišča znotraj Net-a ali pa sta vozlišči v povezanih Net-ih ločena s komponento. xSignal lahko uporabimo pri določanju pravil za načrtovanje kot sta »Pravilo o dolžini« in »Pravilo o usklajenih dolžinah«, katera bosta upoštevana med izvajanjem načrtovalnih nalog kot je interaktivno usklajevanje dolžine.
Načrtovanje tiskanega vezja s hitrimi signali s pomočjo funkcije „xSignals“
HT-Eurep d.o.o.
2015_SE235_23
